SEMICONDUCTOR DEVICE MANUFACTURING METHOD
PROBLEM TO BE SOLVED: To improve performance and manufacturing yield of a semiconductor device.SOLUTION: A semiconductor device manufacturing method comprises the steps of: sequentially forming on a semiconductor substrate SB, insulation films IL2, IL3 so as to cover a gate electrode GE and etching...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PROBLEM TO BE SOLVED: To improve performance and manufacturing yield of a semiconductor device.SOLUTION: A semiconductor device manufacturing method comprises the steps of: sequentially forming on a semiconductor substrate SB, insulation films IL2, IL3 so as to cover a gate electrode GE and etching back the insulation film IL3, IL2 to form a sidewall spacer SW composed of the insulation films IL2, IL3 on a sidewall of the gate electrode GE; subsequently, performing ion implantation by using the gate electrode GE and the sidewall spacer SW as a mask thereby to form a source/drain region SD in the semiconductor substrate SB; subsequently, performing anisotropic etching on the sidewall spacer SW in a condition that the insulation film IL2 is less etched than the insulation film IL3 to reduce a thickness of the sidewall spacer SE; and subsequently, forming a reaction layer of metal and a source/drain region SD on the source/drain region SD.SELECTED DRAWING: Figure 16
【課題】半導体装置の性能や製造歩留まりを向上させる。【解決手段】半導体基板SB上にゲート電極GEを覆うように絶縁膜IL2,IL3を順次形成してから、絶縁膜IL3,IL2をエッチバックすることにより、ゲート電極GEの側壁上に絶縁膜IL2,IL3からなるサイドウォールスペーサSWを形成する。それから、ゲート電極GEおよびサイドウォールスペーサSWをマスクとしてイオン注入を行うことにより、半導体基板SBにソース・ドレイン領域SDを形成する。それから、絶縁膜IL3よりも絶縁膜IL2がエッチングされにくい条件でサイドウォールスペーサSWを等方性エッチングして、サイドウォールスペーサSWの厚みを小さくする。その後、ソース・ドレイン領域SD上に、金属とソース・ドレイン領域SDとの反応層を形成する。【選択図】図16 |
---|