INTERRUPT PROCESSING SYSTEM

PROBLEM TO BE SOLVED: To provide an interrupt processing system capable of reducing the amount of data transferred from an ASIC side to a CPU side when interrupt processing occurs and improving the responsiveness in real time when the interrupt processing occurs.SOLUTION: An interrupt processing system includes: an ASIC side memory unit that stores interrupt register addresses and interrupt register information in function modules inside an ASIC; a CPU side memory unit that stores the interrupt register information; a timer unit that periodically outputs a trigger signal; an interrupt circuit unit that obtains the interrupt register information when an interrupt inside the function modules occurs or a trigger signal occurs; and a memory controller unit that compares the obtained interrupt register information and the interrupt register information which is stored in the ASIC side memory unit, and replaces a difference thereof with the interrupt register information in the ASIC side memory unit and the CPU side memory unit. A CPU executes, when an interrupt occurs, interrupt processing on the basis of the interrupt register information which is stored in the CPU side memory unit.SELECTED DRAWING: Figure 1 【課題】 割込み処理発生時にＡＳＩＣ側からＣＰＵ側へのデータ転送量を減じることができ、割込み処理発生時におけるリアルタイムでの応答性の向上を図ることが可能な割込み処理システムを提供する。【解決手段】ＡＳＩＣ内部の機能モジュール内の割込みレジスタアドレス及び割込みレジスタ情報を格納するＡＳＩＣ側メモリ部と、割込みレジスタ情報を格納するＣＰＵ側メモリ部と、定期的にトリガ信号を出力するタイマ部と、機能モジュール内の割込み発生時又はトリガ信号発生時に、割込みレジスタ情報を取得する割込み回路部と、取得された割込みレジスタ情報とＡＳＩＣ側メモリ部に格納された割込みレジスタ情報とを比較し、差分をＡＳＩＣ側メモリ部及びＣＰＵ側メモリ部の割込みレジスタ情報と置き換えるメモリコントローラ部とを備え、ＣＰＵは割込み発生時にはＣＰＵ側メモリ部に格納された割込みレジスタ情報に基づき割込み処理を実行する。【選択図】 図１