SILICON CARBIDE SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To provide a silicon carbide semiconductor device which can inhibit extension of a defect caused by an operation of a body diode to ensure stability as a switching element even in an operation under high-voltage, high-power and high-temperature conditions.SOLUTION: A silicon ca...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: EBIIKE YUJI, YUYA NAOKI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PROBLEM TO BE SOLVED: To provide a silicon carbide semiconductor device which can inhibit extension of a defect caused by an operation of a body diode to ensure stability as a switching element even in an operation under high-voltage, high-power and high-temperature conditions.SOLUTION: A silicon carbide semiconductor device comprises: p-type well regions 13 formed in a plurality of parts of a surface part on one side of an n-type epitaxial layer 12 in a thickness direction; n-type source regions 14 formed inside respective well regions 13; p-type well contact regions 15 formed in part of respective source regions 14; a gate electrode 22 formed via a gate insulation film 21, from a portion of a surface of the source region 14 across a surface of the well region 13 and a surface of the epitaxial layer 12; an interlayer insulation film 23 formed on the gate electrode 22; a source electrode 24 formed on the interlayer insulation film 23; and a drain electrode 26 formed via a Schottky electrode 25, on a surface part of the other side of the epitaxial layer 12 in the thickness direction.SELECTED DRAWING: Figure 1 【課題】高電圧、大電力、高温という条件下での動作においても、ボディダイオードの動作による欠陥の拡張を抑制し、スイッチング素子としての安定性を確保することができる炭化珪素半導体装置を提供する。【解決手段】n型のエピタキシャル層12の厚み方向一方側の表面部分における複数の部分に、p型のウェル領域13を形成する。ウェル領域13の内部に、n型のソース領域14を形成し、ソース領域14の一部分にp型のウェルコンタクト領域15を形成する。ソース領域14上の一部分からウェル領域13上およびエピタキシャル層12上にわたって、ゲート絶縁膜21を介してゲート電極22を形成する。ゲート電極22上に層間絶縁膜23を形成する。層間絶縁膜23の上にソース電極24を形成する。エピタキシャル層12の厚み方向他方側の表面部に、ショットキー電極25を介して、ドレイン電極26を形成する。【選択図】図1