HIGH FREQUENCY MATCHING CIRCUIT BOARD AND MICROWAVE SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To obtain a high frequency matching circuit board capable of transmitting power efficiently from an impedance of 50 Ω to the impedance of a semiconductor element, and to provide a high frequency matching circuit board and a microwave semiconductor device capable of achieving fu...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KOYANAGI MOTOYOSHI, MINAMIDE YOSHINOBU
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PROBLEM TO BE SOLVED: To obtain a high frequency matching circuit board capable of transmitting power efficiently from an impedance of 50 Ω to the impedance of a semiconductor element, and to provide a high frequency matching circuit board and a microwave semiconductor device capable of achieving further compaction, while preventing increase in the number of components.SOLUTION: A high frequency matching circuit board 2 includes ceramic layers 3a-3e laminated downward in order. An impedance matching circuit 4a is provided on the upper surface of the ceramic layer 3a, and connected with the upper surface thereof. An impedance matching circuit 4b is provided between the ceramic layers 3b, 3c. An impedance matching circuit 4c is provided between the ceramic layers 3d, 3e. Ground patterns 6a-6c are provided just under the impedance matching circuits 4a-4c. The dielectric constant ε1 of the ceramic layer 3a is larger than the dielectric constant ε3 of the ceramic layer 3a, and the dielectric constant ε3 of the ceramic layer 3c is larger than the dielectric constant ε5 of the ceramic layer 3e.SELECTED DRAWING: Figure 1 【課題】50オームから半導体素子のインピーダンスへ電力を効率良く伝達させることができ、部品点数の増加を防ぎ、更なる小型化を実現することができる高周波整合回路基板及びマイクロ波半導体装置を得る。【解決手段】高周波整合回路基板2は、下方に順に積層されたセラミック層3a〜3eを備える。インピーダンス整合回路4aがセラミック層3aの上面に設けられ、半導体素子1に接続される。インピーダンス整合回路4bがセラミック層3bとセラミック層3cの間に設けられている。インピーダンス整合回路4cがセラミック層3dとセラミック層3eの間に設けられている。グランドパターン6a〜6cがインピーダンス整合回路4a〜4cの真下に設けられている。セラミック層3aの誘電率ε1はセラミック層3cの誘電率ε3より大きく、セラミック層3cの誘電率ε3はセラミック層3eの誘電率ε5より大きい。【選択図】図1