EPITAXIAL WAFER FOR HETEROJUNCTION BIPOLAR TRANSISTOR AND HETEROJUNCTION BIPOLAR TRANSISTOR

PROBLEM TO BE SOLVED: To provide an epitaxial wafer for a heterojunction bipolar transistor capable of reducing resistance of a sub-collector layer without reducing a current amplification factor and a heterojunction bipolar transistor.SOLUTION: An epitaxial wafer 100 for a heterojunction bipolar tr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: FUJIO SHINJIRO, MEGURO TAKESHI
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PROBLEM TO BE SOLVED: To provide an epitaxial wafer for a heterojunction bipolar transistor capable of reducing resistance of a sub-collector layer without reducing a current amplification factor and a heterojunction bipolar transistor.SOLUTION: An epitaxial wafer 100 for a heterojunction bipolar transistor includes a sub-collector layer 102, composed of n-type GaAs. The sub-collector layer 102 includes: an n-type impurity of a covalent bond radius smaller than a covalent bond radius of a substitution site; and an n-type impurity of a covalent bond radius larger than the covalent bond radius of the substitution site.SELECTED DRAWING: Figure 1 【課題】電流増幅率を低下させること無しにサブコレクタ層の抵抗を低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。【解決手段】n型GaAsからなるサブコレクタ層102を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ100において、サブコレクタ層102は、置換サイトよりも共有結合半径が小さいn型不純物と置換サイトよりも共有結合半径が大きいn型不純物とを含有しているものである。【選択図】図1