FLASH MEMORY STRUCTURE, AND METHOD OF PRODUCING FLASH MEMORY STRUCTURE

PROBLEM TO BE SOLVED: To provide a flash memory structure and a method of producing a flash memory structure.SOLUTION: In order to cover a substrate 10, a first insulating layer 12', a first conductive layer 14' and a second insulating layer 16' are formed. A first trench 20 is formed...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HSU CHENG-YUAN, YING TZUNG-HUA
Format: Patent
Sprache:eng ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PROBLEM TO BE SOLVED: To provide a flash memory structure and a method of producing a flash memory structure.SOLUTION: In order to cover a substrate 10, a first insulating layer 12', a first conductive layer 14' and a second insulating layer 16' are formed. A first trench 20 is formed in the first conductive layer 14' and second insulating layer 16'. A second conductive layer 22' and a mask layer 24' are formed to cover the second insulating layer 16', and the second conductive layer 22' fills the first trench 20. Subsequently, a patterned mask layer 24' is formed. A spacer 30 is formed on the side of the patterned mask layer 24'. Etching is performed using the patterned mask layer 24' and second conductive layer 22', as a mask, so as to form a first gate structure 14' and a second gate structure 22'.SELECTED DRAWING: Figure 7 【課題】フラッシュメモリ構造及びフラッシュメモリ構造を製造する方法を提供する。【解決手段】基体10を覆うために、第1の絶縁層12'、第1の導電層14'及び第2の絶縁層16'が形成される。第1のトレンチ20が、第1の導電層14'及び第2の絶縁層16'において形成される。第2の導電層22'及びマスク層24'が第2の絶縁層16'を覆うように形成され、第2の導電層22'が第1のトレンチ20を満たす。次に、パターニングされたマスク層24'を形成する。スペーサ30が、パターニングされたマスク層24'の側面に形成される。第1のゲート構造14'及び第2のゲート構造22'を形成するように、パターニングされたマスク層24'及びスペーサ30をマスクとして使用して、エッチング処理が実行される。【選択図】図7