DIVIDING CIRCUIT, ENCODING DEVICE, DECODING DEVICE, METHOD FOR CONTROLLING DIVIDING CIRCUIT, AND PROGRAM

PROBLEM TO BE SOLVED: To reduce the capacity of a storage unit in a dividing circuit.SOLUTION: A polynomial selection unit selects one of a plurality of input polynomial expressions each comprising a common factor and a partial polynomial expression, and supplies the partial polynomial expression in the selected input polynomial expression. A designation unit designates one of a plurality of first factors generated by factorization performed on the common factor in the selected input polynomial expression and one of a plurality of second factors each time an input polynomial expression is selected. A polynomial multiplication unit acquires a first remainder corresponding to the designated first factor and a second remainder corresponding to the designated second factor each time an input polynomial expression is selected, multiplies each of the first and second remainders and the supplied partial polynomial expression together, and supplies the result of multiplication. A polynomial addition unit adds up all of the supplied results of multiplication, and supplies the result of addition. A polynomial division unit performs a prescribed division on the result of addition, and outputs the result of division. 【課題】除算回路において記憶部の容量を削減する。【解決手段】多項式選択部が、それぞれが共通因数および部分多項式からなる複数の入力多項式のいずれかを選択して当該選択した入力多項式内の前記部分多項式を供給する。指定部が、入力多項式が選択されるたびに前記選択された入力多項式内の共通因数に対する因数分解により生成される複数の第１因数のいずれかと複数の第２因数のいずれかとを指定する。多項式乗算部が、指定された第１因数に対応する第１の剰余と指定された第２因数に対応する第２の剰余とを入力多項式が選択されるたびに取得して第１および第２の剰余のそれぞれと供給された部分多項式とを乗算して乗算結果を供給する。多項式加算部が、供給された乗算結果の全てを加算して加算結果を供給する。多項式除算部が、加算結果に対して所定の除算を行って除算結果を出力する。【選択図】図６