METHOD FOR MANUFACTURING NONVOLATILE SEMICONDUCTOR STORAGE DEVICE, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE
PROBLEM TO BE SOLVED: To provide a method for manufacturing a nonvolatile semiconductor storage device and the nonvolatile semiconductor storage device which can improve the electrical characteristic of a charge trap layer.SOLUTION: A method for manufacturing a nonvolatile semiconductor storage devi...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PROBLEM TO BE SOLVED: To provide a method for manufacturing a nonvolatile semiconductor storage device and the nonvolatile semiconductor storage device which can improve the electrical characteristic of a charge trap layer.SOLUTION: A method for manufacturing a nonvolatile semiconductor storage device includes the steps of: forming a tunnel insulating film so as to contact a semiconductor substrate; forming a charge trap layer that includes a trap layer for trapping charges on the tunnel insulating film and a block layer for blocking the passage of charges; forming a control electrode so as to contact the charge trap layer; exposing a side wall of the control electrode by performing anisotropic etching of the control electrode; depositing a deposit so as to adhere to a wall surface on an exposed side of the control electrode; and forming the charge trap layer so as to expose the side wall by protruding in a gate length direction of the control electrode from a lower end of the side wall in the gate length direction by performing anisotropic etching of the charge trap layer using the deposit as a mask.
【課題】電荷トラップ層の電気的特性を向上できるようにした不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置の製造方法は、半導体基板に接するようにトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷をトラップするトラップ層および電荷の通過をブロックするブロック層を備える電荷トラップ層を形成する工程と、前記電荷トラップ層に接するように制御電極を形成する工程と、前記制御電極を異方性エッチングし当該制御電極の側壁を露出させる工程と、前記制御電極の露出側壁面に付着するように堆積物を堆積させる工程と、前記堆積物をマスクとして前記電荷トラップ層を異方性エッチングすることで、前記制御電極のゲート長方向の側壁下端から当該ゲート長方向に張り出して側壁を露出させるように前記電荷トラップ層を形成する工程と、を備える【選択図】図1 |
---|