CLOCK GENERATION CIRCUIT AND CLOCK GENERATION METHOD

PROBLEM TO BE SOLVED: To provide a clock generation circuit that effectively reduces EMI.SOLUTION: The present invention is the clock generation circuit including a modulation control circuit for performing a predetermined frequency modulation on a clock signal generated by a PLL circuit. The PLL circuit includes: a first oscillation circuit for generating a reference signal; a first frequency division circuit for frequency-dividing the reference signal according to a first frequency division ratio; a second oscillation circuit for generating a clock signal of a predetermined frequency according to a given phase difference; a second frequency division circuit for dividing a frequency of the clock signal according to a second frequency division ratio controlled by the modulation control circuit; and a phase comparison circuit for detecting a phase difference between signals frequency-divided by the first and second frequency division circuits. The second oscillation circuit is configured to variably control the frequency of the clock signal according to the phase difference. The modulation control circuit controls the second frequency division ratio such that a spread spectrum width of the clock signal differs between a low frequency range and a high frequency range with a reference frequency in between. 【課題】クロック生成回路のＥＭＩを効果的に低減する。【解決手段】本発明は、ＰＬＬ回路により生成されるクロック信号に対して所定の周波数変調を行う変調制御回路を備えるクロック生成回路である。ＰＬＬ回路は、基準信号を生成する第１発振回路と、該基準信号を第１分周比に従って分周する第１分周回路と、与えられる位相差に従って所定の周波数のクロック信号を生成する第２発振回路と、変調制御回路により制御される第２分周比に従って、該クロック信号の周波数を分周する第２分周回路と、第１及び第２分周回路により分周された信号どうしの位相差を検出する位相比較回路とを備える。第２発振回路は、該位相差に従ってクロック信号の周波数を可変制御するように構成される。そして、変調制御回路は、基準周波数を中心に低周波領域と高周波領域とでクロック信号のスペクトラム拡散幅が異なるように第２分周比を制御する。【選択図】 図１