SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
PROBLEM TO BE SOLVED: To provide a semiconductor device having reduced on-resistance, and to provide a method of manufacturing the semiconductor device.SOLUTION: A trench groove 7 is formed in an IGBT50. The trench groove 7 penetrates an N-type emitter region 5 and a p-type base region 4, and reache...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PROBLEM TO BE SOLVED: To provide a semiconductor device having reduced on-resistance, and to provide a method of manufacturing the semiconductor device.SOLUTION: A trench groove 7 is formed in an IGBT50. The trench groove 7 penetrates an N-type emitter region 5 and a p-type base region 4, and reaches a region of an N-type semiconductor layer 3. In the trench groove 7, a trench gate electrode 10 is formed with a gate oxide film 8 interposed on a sidewall surface of the trench groove 7. An interlayer insulating film 9 is formed as an insulator so as to cover the trench gate electrode 10 and protrude from an upper surface thereof. A deposition film 14 having tensile stress is formed so as to cover the trench gate electrode 10 and the interlayer insulating film 9.
【課題】オン抵抗のさらなる低減が図られる半導体装置と、その製造方法とを提供する。【解決手段】IGBT50では、N型エミッタ領域5、P型ベース領域4を貫いて、N型半導体層3の領域に達するトレンチ溝7が形成されている。トレンチ溝7内には、トレンチ溝7の側壁面にゲート酸化膜8を介在させてトレンチゲート電極10が形成されている。トレンチゲート電極10を覆い、その上面から突出するように、絶縁体としての層間絶縁膜9が形成されている。トレンチゲート電極10および層間絶縁膜9を覆うように、引っ張り応力を有する堆積膜14が形成されている。【選択図】図1 |
---|