SEMICONDUCTOR DEVICE MANUFACTURING METHOD

PROBLEM TO BE SOLVED: To efficiently perform a test of a chip laminate in which a plurality of semiconductor chips are laminated.SOLUTION: A semiconductor device manufacturing method comprises: a process of forming on a wafer W1, a plurality of first memory chips M1 each including a plurality of test pads TP1; a process of forming a plurality of second memory chips M2 on a wafer W2; a process of laminating the first memory chip M1 on each second memory chip M2 on the wafer W2; and a process of probing the test pads TP1 of each first memory chip M1 to test the first and second memory chips M1, M2. According to the present embodiment, since a test of a chip laminate SC can be performed by using a wafer tester, it is unnecessary to use a dedicated tester for testing the chip laminate SC. 【課題】複数の半導体チップが積層されてなるチップ積層体のテストを効率よく行う。【解決手段】ウェハＷ１に各々が複数のテストパッドＴＰ１を含む複数の第１メモリチップＭ１を形成する工程と、ウェハＷ２に複数の第２メモリチップＭ２を形成する工程と、ウェハＷ２の複数の第２メモリチップＭ２上に、それぞれ第１メモリチップＭ１を積層する工程と、第１メモリチップＭ１のテストパッドＴＰ１にプロービングして、第１及び第２メモリチップＭ１，Ｍ２をテストする工程とを含む。本発明によれば、ウェハテスターを用いてチップ積層体ＳＣのテストを行うことができるため、チップ積層体ＳＣをテストするための専用のテスターを用いる必要が無くなる。【選択図】図２０