ARITHMETIC PROCESSING DEVICE, INFORMATION PROCESSOR, AND CONTROL METHOD OF INFORMATION PROCESSOR

PROBLEM TO BE SOLVED: To provide an arithmetic processing device configured to reduce latency when data is acquired from a memory, to reduce power consumption, and to provide an information processor and a control method of the information processor.SOLUTION: An arithmetic processing device connected to the other arithmetic processing device includes: an arithmetic processing unit which performs arithmetic processing by use of first data managed by the former arithmetic processing device and second data acquired from the other arithmetic processing device; a memory unit which stores the first data; a data use state storing unit which stores data use state indicating whether the first data has been transferred to the other arithmetic processing device; and an index unit which indicates transition between a state where the first data has been transferred to the other arithmetic processing device and a state where the data has not been transferred. The index unit includes a control unit which omits referring to the data use state storing unit about the data use state when the index unit indicates the state where the first data has not transferred and a request to acquire the first data is generated. 【課題】メモリからのデータ取得に伴うレイテンシを低減し、消費電力を抑えることが可能な演算処理装置、情報処理装置及び情報処理装置の制御方法を提供する。【解決手段】演算処理装置を、他の演算処理装置に接続される演算処理装置において、自身が管理する第１のデータと他の演算処理装置から取得した第２のデータとを用いて演算処理する演算処理部と、第１のデータを記憶するメモリ部と、第１のデータが他の演算処理装置に持ち出されているか否かを示すデータ使用状況を記憶するデータ使用状況記憶部と、第１のデータが他の演算処理装置に持ち出されている状態と持ち出されていない状態との間の遷移を示す指標部とを有し、指標部が、第１のデータがいずれも持ち出されていない状態を示す場合に、第１のデータを取得する要求が発生したときに、データ使用状況記憶部に対するデータ使用状況の参照を省略する制御部とを有する構成とする。【選択図】図１２