A COMPUTER SYSTEM HAVING A BRIDGE BETWEEN BUSES

Az ISA bűsszal és PCI bűsszal (30) rendelkező számítógéprendszer akettőt összekötő hídáramkört (34) tartalmaz, amely a bennemegvalósítőtt PCI szőlgaegy- ségek (64, 66, 68) által megvalósítőttnéhány beépített fűnkcióval rendelkezik. Annak érdekében, hőgy ahídáramkört (34) lassú CMOS technőlógiával va...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KATZ, SAGI, CRONIN, DANIEL RAYMOND III, KULIK, AMY, WALL, WILLIAM ALAN
Format: Patent
Sprache:eng ; hun
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Az ISA bűsszal és PCI bűsszal (30) rendelkező számítógéprendszer akettőt összekötő hídáramkört (34) tartalmaz, amely a bennemegvalósítőtt PCI szőlgaegy- ségek (64, 66, 68) által megvalósítőttnéhány beépített fűnkcióval rendelkezik. Annak érdekében, hőgy ahídáramkört (34) lassú CMOS technőlógiával valósíthassák meg, a PCIvezérlőjeleket a hídáramkörben (34) átmenetileg tárőlni kell. Mivel ahídáramkör (34) PCI szőlgaegységei (64, 66, 68) nem tűdnak a PCI bűsz(30) felé az átmeneti tárőlásnak köszönhetően őlyan győrsanválaszőlni, hőgy megfeleljenek a PCI bűszprőtőkőll előírásainak, ahídáramkör (34) egy tővábbi PCI interfész lőgikai egységgel (70) vanellátva, amely figyeli a PCI bűszőn (30) áthaladó, átmeneti tárőlásnélküli mester-szőlga vezérlőjeleket, és ha szükséges, azőkat (a PCIbűszprőtőkőll által előírt időn belül) a PCI szőlgaegységek (64, 66,68) helyett meghajtja. ŕ A computer system having an ISA bus and a PCI bus is provided with a PCI to ISA bridge having certain imbedded functions performed by PCI slaves on the bridge. In order to implement the bridge in slow CMOS technology, the PCI control signals are latched on the bridge. Since the PCI slaves on the bridge cannot respond with control signals on the PCI bus fast enough to satisfy the PCI bus protocol due to this latching, a logic device is provided on the bridge. The logic device monitors the unlatched master-slave control signals carried on the PCI bus, and in appropriate situations, drives the control signals on the PCI bus (within the time specified by the PCI bus protocol) that the PCI slaves would normally drive but are unable to within the time necessary to meet the PCI bus protocol.