PROCEDE DE DECOUPE D'UNE PLAQUETTE SEMICONDUCTRICE

La plaquette comporte un substrat semiconducteur (SUB), un réseau d'interconnexions (INTRCX) muni de couches de métaux et d'au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact (BOND_REG) et au moins une zone de découpe (SL_REG). Le procédé c...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BAR, Pierre, PARKER, David, SUAREZ SEGOVIA, Carlos Augusto
Format: Patent
Sprache:fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:La plaquette comporte un substrat semiconducteur (SUB), un réseau d'interconnexions (INTRCX) muni de couches de métaux et d'au moins une couche diélectrique à constante diélectrique ultra-faible, au moins une zone de contact (BOND_REG) et au moins une zone de découpe (SL_REG). Le procédé comprend une formation d'un masque dur (HM) dont le motif définit le chemin de découpe. La formation du masque dur (HM) comprend une première étape de gravure (102, 201) d'une ouverture dans la zone de découpe (SL_REG), une deuxième étape de gravure (104 ,203) d'une ouverture dans la zone de contact (BOND_REG), une étape de traitement chimique (105, 204) de nettoyage de la surface découverte du contact métallique (PAD). Le procédé comprend en outre une étape de dépôt (103, 202) d'une couche diélectrique verticale (CDV1, CDV2) recouvrant les flancs de l'ouverture définissant le chemin de découpe (SL_REG), avant ledit traitement chimique de nettoyage du contact métallique (PAD). Figure pour l'abrégé : Fig 11 A wafer includes a semiconductor substrate, an interconnection network provided with metal layers and at least one ultra-low dielectric constant dielectric layer, at least one contact region and at least one dicing region. A hard mask is formed having a pattern that defines a dicing line. The formation of the hard mask includes a first etching of an opening in the dicing region to expose the semiconductor substrate in the dicing region, a second etching of an opening in the contact region to expose a surface of a metal contact in the contact region, and a chemical treatment for cleaning the uncovered surface of the metal contact. A vertical dielectric layer is deposited to cover edges of the opening defining the dicing line. This layer is deposited before the chemical treatment is performed.