Chaîne numérique de traitement audio
Chaîne numérique de traitement audio La chaîne de traitement audio comporte : - une entrée numérique pour un signal numérique audio à traiter, codé sur un nombre réduit de bits inférieur à 6, - un bloc de traitement recevant en entrée le signal numérique audio à traiter, et - une sortie numérique po...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Chaîne numérique de traitement audio La chaîne de traitement audio comporte : - une entrée numérique pour un signal numérique audio à traiter, codé sur un nombre réduit de bits inférieur à 6, - un bloc de traitement recevant en entrée le signal numérique audio à traiter, et - une sortie numérique pour un signal numérique audio traité. Le bloc de traitement comporte : - au moins deux modules élémentaires de traitement à entrée sur le nombre réduit de bits (32A, ... 32N), chaque module élémentaire (32A, ... 32N) comportant un réseau (34) d'opérateurs arithmétiques et, en sortie du réseau (34) un modulateur élémentaire ΣΔ (36) d'abaissement du codage sur moins de 6 bits ; - un réseau de communication (75), auquel sont connectés l'entrée numérique, la sortie numérique et les modules élémentaires (32A, ... 32N) ; et - au moins une liaison multi-bit (77) avec un codage sur un nombre élevé de bits supérieur au nombre réduit de bits, reliant au moins deux réseaux d'opérateurs arithmétiques (34). Figure pour l'abrégé : Figure 5
The audio processing system comprises: - a digital input for a digital audio signal to be processed, encoded over a reduced number of bits fewer than 6, - a processing unit receiving, as input, the digital audio signal to be processed, and - a digital output for a processed digital audio signal. The processing unit comprises: - at least two elementary processing modules with input encoded over the reduced number of bits (32A,... 32N), each elementary module (32A,... 32N) comprising an array (34) of arithmetic operators and, at the output of the network (34), an elementary ΣΔ modulator (36) truncating the encoding to fewer than 6 bits; - a communication network (75), to which the digital input, the digital output and the elementary modules (32A,... 32N) are connected; and - at least one multi-bit link (77) with encoding over a high number of bits higher than the reduced number of bits, connecting at least two arrays (34) of arithmetic operators. |
---|