PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP A JONCTION ALIGNEE AVEC DES ESPACEURS

L'invention concerne un procédé de fabrication d'un transistor à effet de champ (1), comprenant les étapes de : -fourniture d'une structure incluant une première couche de Silicium (102) et une deuxième couche en alliage de SiGe (103) recouvrant la première couche de Silicium ; -formation d'une grille sacrificielle (110) recouverte d'un masque dur (116) sur ladite deuxième couche (103) en alliage de SiGe ; -gravure de la deuxième couche (103) en alliage de SiGe selon le motif du masque dur (116) pour délimiter un élément (113) en alliage de SiGe dans la deuxième couche (103) ; -formation d'espaceurs (120) sur la première couche (102) de Silicium de part et d'autre de la grille sacrificielle (110) et dudit élément (113) ; -retrait de la grille sacrificielle (110) ; -enrichissement en Germanium de la première couche (102) disposée sous ledit élément (113) par un procédé de condensation de Germanium. Figure à publier avec l'abrégé : Fig. 12 A process for fabricating a field-effect transistor includes providing a structure including a first silicon layer and a second layer, made of SiGe alloy, covering the first silicon layer. The method further includes forming a sacrificial gate covered with a hardmask on top of the second layer made of SiGe alloy and etching the second layer made of SiGe alloy, following the pattern of the hardmask in order to delimit an element made of SiGe alloy in the second layer. The method also includes forming spacers on top of the first silicon layer on either side of the sacrificial gate and of the element, removing the sacrificial gate, and enriching the first layer arranged beneath the element in germanium using a germanium condensation process.