PROCEDE DE FABRICATION DE TRANSISTORS, EN PARTICULIER DES TRANSISTORS DE SELECTION POUR DES MEMOIRES NON-VOLATILES, ET DISPOSITIF CORRESPONDANT

Un transistor MOS à deux grilles verticales (TS) comporte une zone d'un substrat semiconducteur (ZS) ayant un premier type de conductivité séparée du reste du substrat (SUB) par deux premières tranchées parallèles (GT1, GT2) s'étendant dans une première direction (X), une région isolée de grille (G12, G21) reposant sur chaque flanc de la zone de substrat (ZS) et sur une partie du fond de la tranchée correspondante et formant les deux grilles verticales, au moins une région de connexion de grille reliant électriquement les deux grilles verticales (G12, G21), une première région enterrée (CTR) située sous la zone de substrat (ZS) ayant un deuxième type de conductivité et formant une première électrode de conduction du transistor et une deuxième région (DP) ayant le deuxième type de conductivité, située au voisinage de la surface de la zone de substrat (ZS) et formant une deuxième électrode de conduction du transistor (TS). A MOS transistor with two vertical gates is formed within a substrate zone of a semiconductor substrate doped with a first type of conductivity and separated from a remaining portion of the substrate by two first parallel trenches extending in a first direction. An isolated gate region rests on each flank of the substrate zone and on a portion of the bottom of the corresponding trench to form the two vertical gates. At least one gate connection region electrically connects the two vertical gates. A first buried region located under the substrate zone is doped with a second type of conductivity to form a first conduction electrode of the MOS transistor. A second region doped with the second type of conductivity is located at the surface of the substrate zone to form a second conduction electrode of the MOS transistor.