Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point

The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DULAU LAURENT, RIBAS RAYMOND
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator DULAU LAURENT
RIBAS RAYMOND
description The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair of transistors is connected between one of the points and a voltage source (VDD). A gate of the pair of N-type transistors is connected to the other point, and another gate of the pair of N-type transistors is connected to the latter point. The capacitor circuit includes capacitor and switching units. L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_FR2973128A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>FR2973128A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_FR2973128A13</originalsourceid><addsrcrecordid>eNqNjjFOA0EMRbehQMAd_gGSIkkBlBAR0QBSoI-cXU_W0sYeebxC4apchgkiBRIFhWXJ_-n5nzef90IF7ejOGig2estI5tjWu-gOmcRhCZ2kxEdIaMDy6eUV4aRFSpgXjCGDfHCH7QGW2SnEtIK0z4MkYZ-gr39OsudpHDL_Mrz3Vhg7CobUQqbKbVRhGEwZ2aT2I-3qWPTsf6On8Bu_bM4SDYWvfvZFg9XD2_Jxytk2XDK1rByb1Xp-e72YzW_uZot_IF9qJGq4</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point</title><source>esp@cenet</source><creator>DULAU LAURENT ; RIBAS RAYMOND</creator><creatorcontrib>DULAU LAURENT ; RIBAS RAYMOND</creatorcontrib><description>The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair of transistors is connected between one of the points and a voltage source (VDD). A gate of the pair of N-type transistors is connected to the other point, and another gate of the pair of N-type transistors is connected to the latter point. The capacitor circuit includes capacitor and switching units. L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).</description><language>eng ; fre</language><subject>CONTROLLING ; PHYSICS ; REGULATING ; SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><creationdate>2012</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20120928&amp;DB=EPODOC&amp;CC=FR&amp;NR=2973128A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76289</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20120928&amp;DB=EPODOC&amp;CC=FR&amp;NR=2973128A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>DULAU LAURENT</creatorcontrib><creatorcontrib>RIBAS RAYMOND</creatorcontrib><title>Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point</title><description>The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair of transistors is connected between one of the points and a voltage source (VDD). A gate of the pair of N-type transistors is connected to the other point, and another gate of the pair of N-type transistors is connected to the latter point. The capacitor circuit includes capacitor and switching units. L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).</description><subject>CONTROLLING</subject><subject>PHYSICS</subject><subject>REGULATING</subject><subject>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2012</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjjFOA0EMRbehQMAd_gGSIkkBlBAR0QBSoI-cXU_W0sYeebxC4apchgkiBRIFhWXJ_-n5nzef90IF7ejOGig2estI5tjWu-gOmcRhCZ2kxEdIaMDy6eUV4aRFSpgXjCGDfHCH7QGW2SnEtIK0z4MkYZ-gr39OsudpHDL_Mrz3Vhg7CobUQqbKbVRhGEwZ2aT2I-3qWPTsf6On8Bu_bM4SDYWvfvZFg9XD2_Jxytk2XDK1rByb1Xp-e72YzW_uZot_IF9qJGq4</recordid><startdate>20120928</startdate><enddate>20120928</enddate><creator>DULAU LAURENT</creator><creator>RIBAS RAYMOND</creator><scope>EVB</scope></search><sort><creationdate>20120928</creationdate><title>Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point</title><author>DULAU LAURENT ; RIBAS RAYMOND</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_FR2973128A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2012</creationdate><topic>CONTROLLING</topic><topic>PHYSICS</topic><topic>REGULATING</topic><topic>SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES</topic><toplevel>online_resources</toplevel><creatorcontrib>DULAU LAURENT</creatorcontrib><creatorcontrib>RIBAS RAYMOND</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>DULAU LAURENT</au><au>RIBAS RAYMOND</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point</title><date>2012-09-28</date><risdate>2012</risdate><abstract>The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair of transistors is connected between one of the points and a voltage source (VDD). A gate of the pair of N-type transistors is connected to the other point, and another gate of the pair of N-type transistors is connected to the latter point. The capacitor circuit includes capacitor and switching units. L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_FR2973128A1
source esp@cenet
subjects CONTROLLING
PHYSICS
REGULATING
SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
title Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-11T03%3A31%3A50IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=DULAU%20LAURENT&rft.date=2012-09-28&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EFR2973128A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true