Bias current source for biasing pair of differential CMOS transistors utilized by operational amplifier, has pair of N-type transistors whose gate is connected to one point and another gate is connected to another point

The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DULAU LAURENT, RIBAS RAYMOND
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The source (100) has a series-type switched capacitor circuit, and a pair of N-type complementary metal oxide semiconductor (CMOS) transistors (110, 111) connected in parallel between a set of points (A, C, D) and ground. A pair of P-type CMOS transistors (112, 113) complementary to the former pair of transistors is connected between one of the points and a voltage source (VDD). A gate of the pair of N-type transistors is connected to the other point, and another gate of the pair of N-type transistors is connected to the latter point. The capacitor circuit includes capacitor and switching units. L'invention concerne une source de courant de polarisation (100) pour polariser une paire différentielle de transistors CMOS (210, 211), permettant l'obtention d'un rapport g /C constant. Selon l'invention, la source de courant comprend :une première paire de transistors CMOS (110, 111) d'un premier type connectés en parallèle respectivement entre un premier point (A) et un deuxième point (D) et la masse, choisis avec des coefficients géométriques proportionnels d'un facteur K; une deuxième paire de transistors CMOS (112, 113) d'un second type complémentaire au premier type et de coefficient géométrique identique, connectés en miroir de courant entre respectivement un troisième point (C) et le deuxième point (D) et une source de tension (VDD), et montés de sorte que leurs grilles soient reliées au deuxième point (D) ; un circuit à capacité commutée (114, 115, 116) connecté entre le premier point (A) et le troisième point (C). La grille du transistor de la première paire connecté entre le premier point (A) et la masse est connectée au troisième point (C), et la grille du transistor de la première paire connecté entre le deuxième point (D) et la masse est connectée au premier point (A).