GESTIONNAIRE PHYSIQUE DE BARRIERE DE SYNCHRONISATION ENTRE PROCESSUS MULTIPLES

La présente invention se rapporte à un dispositif informatique à barrière de synchronisation. Le dispositif comprend une mémoire et une unité de traitement, capable de traitement multiprocessus sur différents processeurs et permettant une exécution en parallèle de blocs par des processus, lesdits blocs étant associés par groupe en pas de travail successifs. Le dispositif comprend en outre un circuit matériel avec un espace d'adresse exploitable vers la mémoire, capable de recevoir un appel de chaque processus indiquant la fin d'exécution d'un bloc en cours, chaque appel comprenant des données. Le circuit matériel est agencé pour autoriser l'exécution de blocs d'un pas de travail ultérieur lorsque l'ensemble des blocs du pas de travail en cours ont été exécutés. L'accessibilité à l'espace d'adresse est réalisée par segments tirés des données de chaque appel.