ONDULEUR DE TENSION RECONFIGURABLE A TOLERENCE DE PANNES

Onduleur de tension doté de quatre cellules de commutation (Q1 à Q4) à connecter aux bornes d'une source de tension continue (Vdc), comportant chacune deux interrupteurs (I11, I12, I21, I22, I31, I32, I41, I42) à semi-conducteur montés en série, ces interrupteurs ayant un point commun (A0) à co...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PIQUET HUBERT, MAVIER JEROME, RICHARDEAU FREDERIC
Format: Patent
Sprache:fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Onduleur de tension doté de quatre cellules de commutation (Q1 à Q4) à connecter aux bornes d'une source de tension continue (Vdc), comportant chacune deux interrupteurs (I11, I12, I21, I22, I31, I32, I41, I42) à semi-conducteur montés en série, ces interrupteurs ayant un point commun (A0) à connecter à une source de courant alternatif (Mac) avec trois phases (p1, p2, p3) et un neutre (n), la connexion se faisant sur une phase (p1, p2, p3) pour trois des cellules (Q1, Q2, Q3) et sur le neutre (n) pour la quatrième (Q4). Chaque cellule (Q1 à Q4) coopère avec un dispositif d'isolement électrique (S1, (S2.1 et S2.2)) à semi-conducteur à mettre dans un état bloqué en cas de défaillance de la cellule, ce dispositif d'isolement (S1, (S2.1 et S2.2)) étant disposé soit sur la connexion à la source de courant alternatif (Mac), soit sur les connexions aux bornes de la source de tension continue (Vdc). Voltage inverter provided with four switching cells (Q 1 to Q 4 ) to be connected to the terminals of a DC voltage source (Vdc), each comprising two semiconductor switches (I 11 , I 12 , I 21 , I 22 , I 31 , I 32 , I 41 , I 42 ) installed in series, these switches having a common point (A 0 ) to be connected to an AC current source (Mac) with three phases (p 1 , p 2 , p 3 ) and a neutral (n), the connection being made onto one phase (p 1 , p 2 , p 3 ) for three of the cells (Q 1 , Q 2 , Q 3 ) and onto the neutral (n) for the fourth cell (Q 4 ). Each cell (Q 1 to Q 4 ) cooperates with a semiconductor electrical isolating device (S 1 , (S 2.1 and S 2.2 )) to be put into a turn-off state if the cell should fail, this isolating device (S 1 , (S 2.1 and S 2.2 )) being arranged either on the connection to the AC current source (Mac), or on connections to the terminals of the DC voltage source (Vdc).