Electrical connection system for test circuits includes tracks embedded between insulating layers, with connective lining through hole linking tracks to conducting points

The system uses holes with conductive lining to link tracks beneath insulating layer to connectors above insulating layer. The system includes a base layer made of electrically insulating material, on top of which conductive tracks (5) are formed. An electrically insulating layer is deposited on top of the tracks in order to enclose the tracks completely. Holes (9) are formed in the upper insulating layer with the base of the hole reaching down to the conductive track (5). The hole is lined with a further deposit of an insulating material in order to ensure connection between the conductive track and a conducting plate (15) placed on top of the upper surface of the top insulating layer. The conducting plate has an upwardly directed needle which is intended to make contact with a semiconductor device under test. La présente invention concerne les procédés pour réaliser des connexions électriques. Le procédé selon l'invention se caractérise par le fait qu'il consiste à placer, sur une face 3 d'une embase 4 en un matériau électriquement isolant, une piste 5 électriquement conductrice, à déposer une couche 6 isolante sur la face 3 de façon à emprisonner la piste 5, à réaliser un puits 9 dans la couche 6 de façon que le sommet 10 du puits débouche sur la face 8 de la couche 6 et que son fond 11 atteigne la piste 5, à réaliser un dépôt 12 d'un matériau conducteur sur la face 8 de façon que la partie de dépôt 14 située dans le puits réalise une continuité électrique entre la piste 5 et le sommet 10 de ce puits, à effectuer une rectification 16 de la face 8 de la couche 6, et à déposer une bande 15 de matériau électriquement conducteur sur la face rectifiée 16, cette bande recouvrant le sommet 10 du puits 9 pour être au contact de la partie de dépôt 14 située dans le puits. Application, notamment, à la réalisation des connexions électriques dans des platines de test de semi-conducteurs, processeurs, etc.