Digital radio signal receiver for multiplexed signals

The receiver includes a first comparator circuit (406) which detects a data packet prefix which is entered in a shift register (402) according to a counter (404) value. In response to the result of this detection, a circuit (408) generates sequences of pseudo-random binary numbers according to data group number and a data packet number provided by the shift register. Key data previously extracted by an access circuit are also used. When a second comparator circuit (410) detects that the data packet are entered in the shift register (402), an XOR circuit (418) executes this function on the pseudo-random sequence of numbers and the reception data so the decoded data are entered into the shift register. Le circuit de traitement de décodage (400) d'un Récepteur de signaux numériques (100) comprend un premier circuit comparateur (406) qui détecte qu'un préfixe d'un paquet de données est entré dans un registre à décalage (402) sur la base d'une valeur de comptage d'un compteur (404). En réponse au résultat de la détection, un circuit (408) de génération de séquences binaires de nombres pseudo-aléatoires génère une séquence binaire de nombres pseudo-aléatoires sur la base d'un numéro de groupe de données et d'un numéro de paquet de données sortis du registre à décalage (402) et de données de clés préalablement extraites par un circuit d'accès à des données de clé. Quand un deuxième circuit comparateur (410) détecte que le bloc de données dans le paquet de données est entré dans le registre à décalage (402), un circuit OU-EXCLUSIF (418) opère cette fonction entre la séquence de nombres pseudo-aléatoires et les données de réception, de sorte que les données décodées sont entrées dans le registre à décalage (402).