High-linearity digital-analog conversion circuit for Sigma-Delta converter, with oversampling with two or more bits
This circuit comprises an operational amplifier A1 to the inputs of which are connected capacitors C1A, C1B, switches S4A, S4B, S5A, S5B, these capacitors being moreover connected between voltage sources VR+, VR and earth by switches S1A, S1B, S2A, S2B, the inverting and non-inverting inputs of the...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | This circuit comprises an operational amplifier A1 to the inputs of which are connected capacitors C1A, C1B, switches S4A, S4B, S5A, S5B, these capacitors being moreover connected between voltage sources VR+, VR and earth by switches S1A, S1B, S2A, S2B, the inverting and non-inverting inputs of the amplifier being connected respectively to its non-inverting and inverting outputs by integration capacitors C2A, C2B. There is moreover provision for a switch S6 for linking between the terminals of the capacitors C1A, C1B opposite the inputs of the operational amplifier, switches S3A, S3B, S6 for discharging the capacitors C1A, C1B and means L for generating, from clock signals and from the digital signal to be converted, signals 1, 2, 2+, 2- and 2c for control of the switches S4A, S4B, S5A, S5B, S6; S1A, S1B, S2A, S2B; S3A, S3B, S6 in order sequentially to cause charging of the capacitors C1A, C1B and either the transfer of their charges into the integration capacitors C2A, C2B, or their discharge depending on the differential voltage increments to be obtained between the outputs of the operational amplifier A1.
Ce circuit comprend un amplificateur opérationnel A1 aux entrées duquel sont connectés des condensateurs C1A, C1B, des interrupteurs S4A, S4B, S5A, S5B, ces condensateurs étant par ailleurs connectés entre des sources de tension VR+, VR et la masse par des interrupteurs S1A, S1B, S2A, S2B, les entrées inverseuse et non-inverseuse de l'amplificateur étant connectées respectivement à ses sorties non-inverseuse et inverseuse par des condensateurs d'intégration C2A, C2B. Il est en outre prévu un interrupteur S6 de liaison entre les bornes des condensateurs C1A, C1B opposées aux entrées de l'amplificateur opérationnel, des interrupteurs S3A, S3B, S6 de décharge des condensateurs C1A, C1B et des moyens L de génération à partir de signaux d'horloge et du signal numérique à convertir, de signaux 1,2,2+, 2- et 2c de commande des interrupteurs S4A, S4B, S5A, S5B, S6; S1A, S1B, S2A, S2B; S3A, S3B, S6 pour provoquer séquentiellement des charges des condensateurs C1A, C1B et soit le transfert de leurs charges dans les condensateurs d'intégration C2A, C2B, soit leur décharge en fonction des incréments de tension différentielle à obtenir entre les sorties de l'amplificateur opérationnel A1. |
---|