Output buffer precharging circuit for a DRAM memory

The circuit, which includes a bistable flip-flop 1, control circuit 2, 3, an output buffer 5 and a section 10 for producing precharging pulses, as well as a precharging section 9, includes a section 15 for producing data transition signals comprising MOS transistors M7, M8, bistable flip-flops 11, 12 connected to the MOS transistor, inverters and NAND gates ND1, ND2 serving to receive control precharging pulses, and the precharging section 9 consists of MOS transistors M5, M6, whose gates receive the output signals from the said section 15. Application in particular to enhanced semiconductor DRAM memory devices. Ce circuit, qui comporte une bascule bistable 1, des circuits de commande 2, 3, un tampon de sortie 5 et une section 10 de production d'impulsions de précharge, ainsi qu'une section de précharge 9, comporte une section 15 de production de signaux de transition de données comprenant des transistors MOS M7, M8, des bascules bistables 11, 12 raccordées au transistor MOS, des inverseurs et des portes NON-ET ND1, ND2 servant à recevoir des impulsions de précharge de commande, et la section de précharge 9 est constituée de transistors MOS M5, M6, dont les grilles reçoivent les signaux de sortie de ladite section 15.Application notamment à des dispositifs de mémoire DRAM à semi-conducteurs perfectionnés.