CIRCUIT ET PROCEDE DE DECODAGE DE CHROMINANCE A LIGNE A RETARD ANALOGIQUE OU NUMERIQUE DANS UN SYSTEME DE TELEVISION DE TYPE PAL OU SECAM

LA PRESENTE INVENTION CONCERNE UN CIRCUIT D'ADAPTATION PERMETTANT DE CONNECTER UN CIRCUIT INTEGRE DE DECODAGE DE CHROMINANCE 1 NORMALEMENT CONNECTE PAR DES BORNES 3 ET 4 A UNE LIGNE A RETARD ANALOGIQUE CLASSIQUE 2 POUR LE RENDRE COMPATIBLE AVEC UNE LIGNE A RETARD NUMERIQUE. CE CIRCUIT D'ADAPTATION COMPREND UN COMMUTATEUR 22 CONNECTANT ALTERNATIVEMENT CHACUNE DES SORTIES A ET B DU CIRCUIT INTEGRE 1 A UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE 24 RELIE A UNE LIGNE A RETARD NUMERIQUE 26, A UN CONVERTISSEUR NUMERIQUE-ANALOGIQUE 27, PUIS A UN COMMUTATEUR AIGUILLANT LE SIGNAL ALTERNATIVEMENT VERS CHACUN DE DEUX SOMMATEURS 20 ET 21 DONT LES AUTRES ENTREES RECOIVENT DIRECTEMENT LES SORTIES A ET B DU CIRCUIT INTEGRE 1. LES SOMMATEURS FOURNISSENT DONC RESPECTIVEMENT LES SIGNAUX DE CHROMINANCE R-Y ET B-Y. The present invention provides a matching circuit for connecting a chrominance decoding integrated circuit normally connected by terminals to a conventional analog delay line so as to make it compatible with a digital delay line. This matching circuit comprises a switch connecting alternately each of the outputs of the integrated circuit to an analog-digital convertor connected to a digital delay line, to a digital-analog convertor, then to a switch routing the signal alternately to each of the two summators whose other inputs receive directly the output of the integrated circuit. The summators supply then respectively the chrominance signals R-Y and B-Y.