Receptor en un nodo de bus de una red de bus
Receptor en un nodo de bus de una red de bus, especialmente una red EIB, que está acoplado a una línea de bus (Bus+, Bus-) que proporciona al receptor una señal formada por impulsos de bit, cuyo receptor comprende - un amplificador diferencial (Q1A, Q1B, Q2A, Q2B) que presenta una primera entrada (E...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | spa |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Receptor en un nodo de bus de una red de bus, especialmente una red EIB, que está acoplado a una línea de bus (Bus+, Bus-) que proporciona al receptor una señal formada por impulsos de bit, cuyo receptor comprende - un amplificador diferencial (Q1A, Q1B, Q2A, Q2B) que presenta una primera entrada (E1) y una segunda entrada (E2), así como al menos una salida (RxD), aplicándose a la primera entrada (E1) una tensión de referencia (Uref) y aplicándose a la segunda entrada (E2) una tensión portadora de la señal que está diseñada de modo que aparezca una señal en la salida (RxD) únicamente cuando el valor absoluto de la tensión en la segunda entrada (E2) sea mayor que el valor absoluto de la tensión de referencia (Uref) en la primera entrada, caracterizado por que está prevista una fuente de tensión (+U2) que, por un lado, proporciona la tensión portadora de la señal y de la cual, por otro lado, se deriva la tensión de referencia (Uref), estando conectada una resistencia de reacoplamiento (R6) entre la salida (RxD) y la primera entrada (E1) del amplificador diferencial
The invention relates to a receiver in a bus node of a bus network, in particular an EIB network, said bus node being coupled to a bus line (Bus+, Bus-) that provides the receiver with a signal formed from bit pulses, comprising a differential amplifier (Q1A, Q1B, Q2A, Q2B), which has a first input (E1) and a second input (E2) and at least one output (RxD), characterized in that a reference voltage (Uref) is present at the first input (E1) and a voltage carrying the signal is present at the second input (E2), the voltage carrying the signal being designed in such a way that a signal appears at the output (RxD) only if the absolute value of the voltage at the second input (E2) is greater than the absolute value of the reference voltage (Uref) at the first input. |
---|