CIRCUITO INTEGRADO PROTEGIDO CON PANTALLA CONDUCTORA

SE EXPONE UN CIRCUITO INTEGRADO QUE INCLUYE UNA SECCION SEGURA 11 QUE TIENE UN ELEMENTO FUSIBLE 56 Y UN DISPOSITIVO DE ALTERACION DEL FUSIBLE 58. SE FORMA UN PATRON DE DATOS PREDETERMINADO MEDIANTE EL CABLEADO Y LOS INVERSORES 62 CONECTADOS ENTRE UNA MEMORIA BORRABLE 52 Y UNA PUERTA AND 60. UN CIRCUITO DE HABILITACION 55 PERMITE QUE EL PATRON DE DATOS PREDETERMINADO SEA ESCRITO EN LA MEMORIA 52 AL RECIBIR UNA SEÑAL DE CONTROL APROPIADA EN UN TERMINAL 63. EL ESTADO DEL ELEMENTO FUSIBLE 58 QUEDA ENTONCES ALTERADO IRREVERSIBLEMENTE POR EL DISPOSITIVO DE ALTERACION DE FUSIBLES 58, DE FORMA QUE EL PATRON DE DATOS PREDETERMINADO EN LA MEMORIA 52 NO PUEDA CAMBIARSE. DESPUES DE LA IMPRIMACION Y EL ENCAPSULADO, LOS DATOS SEGUROS PUEDEN SER ALMACENADOS EN UNA MEMORIA SEGURA M, PUESTO QUE EL PATRON DE DATOS EN LA MEMORIA 52 ES EL MISMO QUE EN LOS INVERSORES 62. UNA VEZ QUE LOS DATOS SEGUROS SE ALMACENAN, SE PROPORCIONA UNA SEÑAL DE BORRADO AL TERMINAL 66, POR LO QUE SE BORRA LA MEMORIA 52. EL CONTENIDO DE LA MEMORIA SEGURA M ES INALTERABLE POSTERIORMENTE. A chip includes a secure section 11 having a fuse element 56 and a fuse altering device 58. A predetermined data pattern is formed by wiring and inverters 62 connected between an erasable memory 52 and an AND gate 60. An enabling circuit 55 allows the predetermined data pattern to be written into the memory 52 when an appropriate control signal is received at a terminal 63. The state of the fuse element 56 is then irreversibly altered by the fuse altering device 58 so that the predetermined data pattern in the memory 52 cannot be changed. After final pressing and packaging, secure data may be stored in a secure memory M since the data pattern in the memory 52 is the same as that in the inverters 62. Once the secure data is stored, an erase signal is provided to terminal 66 which thereby erases the memory 52. The contents of the secure memory M are thereafter unalterable.