CIRCUITO QUE COMBINA UN GENERADOR DE CODIGO DE VERIFICACION DE REDUNDANCIA CICLICA Y UN GENERADOR DE NUMERO PSEUDOALEATORIO

SE TRATA DE UN CIRCUITO QUE COMBINA LAS FUNCIONES DE UN GENERADOR DE CODIGO DE COMPROBACION POR REDUNDANCIA CICLICA (GCRC), Y UN GENERADOR DE NUMEROS PSEUDO-ALEATORIOS, DE FORMA QUE LOS ELEMENTOS COMUNES SEAN COMPARTIDOS EN VEZ DE DUPLICARLOS. PARA LOS GENERADORES GCRC Y DE NUMEROS PSEUDO-ALEATORIOS, SE INCLUYEN UN REGISTRO DE DESPLAZAMIENTO DE 16 ETAPAS, Y DOS VIAS DE REALIMENTACION. UNA SECCION DE CONTROL DEL CIRCUITO, CONTROLA SU MODO DE OPERACION DE ACUERDO CON EL ESTADO DE UNA SEÑAL DE CONTROL MODAL. UNA SEÑAL EN UNA LINEA DE BORRADO LIMPIA EL REGISTRO DE DESPLAZAMIENTO O LO INICIALIZA A UN VALOR SELECCIONADO, DEPENDIENDO DEL ESTADO DE LA SEÑAL DE CONTROL MODAL. LA SEÑAL DE CONTROL MODAL TAMBIEN CONTROLA LA ENTRADA DE DATOS EN LA LINEA DE DATOS Y LA SALIDA GENERADA DE CODIGOS DE ACCESO CCR Y DE NUMEROS PSEUDO-ALEATORIOS, EN LAS LINEAS DE SALIDA. A circuit is disclosed which combines the functions of a cyclic redundancy check code (CRCC) generator and a pseudo-random number generator in such a way that common elements are shared rather than duplicated. A 16-stage shift register and two linear feedback paths are included for the CRCC and pseudo-random number generators. A control section of the circuit controls the mode of operation of the circuit according to the state of a mode control signal. A signal on a clear line resets the shift register or initializes it with a selected value depending on the state of the mode control signal. The mode control signal also controls the input of data on a data line and the output of generated CRC and pseudo-random access codes on output lines.