METHOD FOR TESTING THE RESISTANCE OF MONOCRYSTALLINE SILICON WAFERS TO THERMALLY INDUCED DISLOCATIONS

Verfahren zum Testen der Widerstandsfähigkeit von Halbleiterscheiben aus einkristallinem Silizium gegen thermisch induzierte Versetzungen, umfassenddas Unterziehen einer Halbleiterscheibe einer auf Eigenschaften des Halbleitermaterials abgestimmten Wärmebehandlung in einem Vertikalofen, wobei die Ha...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Köster, Ludwig, Soyka, Elena, Boy, Michael
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Verfahren zum Testen der Widerstandsfähigkeit von Halbleiterscheiben aus einkristallinem Silizium gegen thermisch induzierte Versetzungen, umfassenddas Unterziehen einer Halbleiterscheibe einer auf Eigenschaften des Halbleitermaterials abgestimmten Wärmebehandlung in einem Vertikalofen, wobei die Halbleiterscheibe einen Durchmesser aufweist und an Auflagestellen einer Anzahl von Fingern eines Boots aufliegt und ein Abstand der Auflagestellen zu einem Rand der Halbleiterscheibe eine Länge hat, die nicht weniger als 5 % und nicht mehr als 40 % des Durchmessers der Halbleiterscheibe beträgt;das Durchführen einer BFA-Analyse von einer oder mehreren Teilflächen der Halbleiterscheibe um die Auflagestellen mittels eines SIRD-Systems, wobei der kürzeste Abstand der einen oder mehreren Teilflächen zum Rand der Halbleiterscheibe nicht weniger als 1 mm und nicht mehr als 33 % des Durchmessers der Halbleiterscheibe beträgt. The invention relates to a method for testing the resistance of semiconductor wafers made of monocrystalline silicon against thermally induced dislocations, comprising: subjecting a semiconductor wafer to a heat treatment adapted to properties of the semiconductor material in a vertical furnace, wherein the semiconductor wafer has a diameter and rests on contact points of a number of fingers of a boat and a distance of the contact points to a boundary of the semiconductor wafer has a length which is no less than 5% and no more than 40% of the diameter of the semiconductor wafer; carrying out a BFA analysis of one or more partial surfaces of the semiconductor wafer around the contact points by means of an SIRD system, wherein the shortest distance of the one or more partial surfaces to the boundary of the semiconductor wafer is no less than 1 mm and no more than 33% of the diameter of the semiconductor wafer.