SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE

Empilement (100) de couches de matériaux monocristallins adapté à la réalisation de dispositifs microélectroniques à architecture 3D comprenant des transistors, incluant plusieurs premières couches (104) de matériau monocristallin, plusieurs deuxièmes couches (106) de matériau monocristallin différe...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BARRAUD, Sylvain, REBOH, Shay
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator BARRAUD, Sylvain
REBOH, Shay
description Empilement (100) de couches de matériaux monocristallins adapté à la réalisation de dispositifs microélectroniques à architecture 3D comprenant des transistors, incluant plusieurs premières couches (104) de matériau monocristallin, plusieurs deuxièmes couches (106) de matériau monocristallin différent de celui des premières couches, et au moins une troisième couche (108) de matériau monocristallin différent de ceux des premières et deuxièmes couches, dans lequel :- un premier des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium intrinsèque ;- un deuxième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du SiGe intrinsèque ;- un troisième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium dopé p ou du SiGe dopé p. Stack of layers of monocrystalline materials suitable for producing microelectronic devices with 3D architecture comprising transistors, including several first layers of monocrystalline material, several second layers of monocrystalline material different from that of the first layers, and at least one third layer of monocrystalline material different from those of the first and second layers, wherein: a first of the monocrystalline materials of the first, second and third layers corresponds to intrinsic silicon; a second of the monocrystalline materials of the first, second and third layers corresponds to intrinsic SiGe; a third of the monocrystalline materials of the first, second and third layers corresponds to p-doped silicon or p-doped SiGe.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_EP4369387A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>EP4369387A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_EP4369387A33</originalsourceid><addsrcrecordid>eNqNiksKwjAQQLNxIeod5gKuIn6WYTo1gzEp06nShZQicSVaqPfHLjyAq_fgvbm51RyPgQClrdUFCK4lgUnxBGUSUE9QSSoaVE4RUglnRkkUCFVSZISCLoxUw5XVgy3ACXrWKTdCSzN79M8xr35cGChJ0a_z8O7yOPT3_MqfjqqN3R7sfues_WP5AozQMlY</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE</title><source>esp@cenet</source><creator>BARRAUD, Sylvain ; REBOH, Shay</creator><creatorcontrib>BARRAUD, Sylvain ; REBOH, Shay</creatorcontrib><description>Empilement (100) de couches de matériaux monocristallins adapté à la réalisation de dispositifs microélectroniques à architecture 3D comprenant des transistors, incluant plusieurs premières couches (104) de matériau monocristallin, plusieurs deuxièmes couches (106) de matériau monocristallin différent de celui des premières couches, et au moins une troisième couche (108) de matériau monocristallin différent de ceux des premières et deuxièmes couches, dans lequel :- un premier des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium intrinsèque ;- un deuxième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du SiGe intrinsèque ;- un troisième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium dopé p ou du SiGe dopé p. Stack of layers of monocrystalline materials suitable for producing microelectronic devices with 3D architecture comprising transistors, including several first layers of monocrystalline material, several second layers of monocrystalline material different from that of the first layers, and at least one third layer of monocrystalline material different from those of the first and second layers, wherein: a first of the monocrystalline materials of the first, second and third layers corresponds to intrinsic silicon; a second of the monocrystalline materials of the first, second and third layers corresponds to intrinsic SiGe; a third of the monocrystalline materials of the first, second and third layers corresponds to p-doped silicon or p-doped SiGe.</description><language>eng ; fre ; ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES ; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES ; NANOTECHNOLOGY ; PERFORMING OPERATIONS ; SEMICONDUCTOR DEVICES ; SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES ; TRANSPORTING</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240807&amp;DB=EPODOC&amp;CC=EP&amp;NR=4369387A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240807&amp;DB=EPODOC&amp;CC=EP&amp;NR=4369387A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>BARRAUD, Sylvain</creatorcontrib><creatorcontrib>REBOH, Shay</creatorcontrib><title>SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE</title><description>Empilement (100) de couches de matériaux monocristallins adapté à la réalisation de dispositifs microélectroniques à architecture 3D comprenant des transistors, incluant plusieurs premières couches (104) de matériau monocristallin, plusieurs deuxièmes couches (106) de matériau monocristallin différent de celui des premières couches, et au moins une troisième couche (108) de matériau monocristallin différent de ceux des premières et deuxièmes couches, dans lequel :- un premier des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium intrinsèque ;- un deuxième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du SiGe intrinsèque ;- un troisième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium dopé p ou du SiGe dopé p. Stack of layers of monocrystalline materials suitable for producing microelectronic devices with 3D architecture comprising transistors, including several first layers of monocrystalline material, several second layers of monocrystalline material different from that of the first layers, and at least one third layer of monocrystalline material different from those of the first and second layers, wherein: a first of the monocrystalline materials of the first, second and third layers corresponds to intrinsic silicon; a second of the monocrystalline materials of the first, second and third layers corresponds to intrinsic SiGe; a third of the monocrystalline materials of the first, second and third layers corresponds to p-doped silicon or p-doped SiGe.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>MANUFACTURE OR TREATMENT OF NANOSTRUCTURES</subject><subject>MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES</subject><subject>NANOTECHNOLOGY</subject><subject>PERFORMING OPERATIONS</subject><subject>SEMICONDUCTOR DEVICES</subject><subject>SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES</subject><subject>TRANSPORTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNiksKwjAQQLNxIeod5gKuIn6WYTo1gzEp06nShZQicSVaqPfHLjyAq_fgvbm51RyPgQClrdUFCK4lgUnxBGUSUE9QSSoaVE4RUglnRkkUCFVSZISCLoxUw5XVgy3ACXrWKTdCSzN79M8xr35cGChJ0a_z8O7yOPT3_MqfjqqN3R7sfues_WP5AozQMlY</recordid><startdate>20240807</startdate><enddate>20240807</enddate><creator>BARRAUD, Sylvain</creator><creator>REBOH, Shay</creator><scope>EVB</scope></search><sort><creationdate>20240807</creationdate><title>SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE</title><author>BARRAUD, Sylvain ; REBOH, Shay</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_EP4369387A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; ger</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>MANUFACTURE OR TREATMENT OF NANOSTRUCTURES</topic><topic>MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES</topic><topic>NANOTECHNOLOGY</topic><topic>PERFORMING OPERATIONS</topic><topic>SEMICONDUCTOR DEVICES</topic><topic>SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES</topic><topic>TRANSPORTING</topic><toplevel>online_resources</toplevel><creatorcontrib>BARRAUD, Sylvain</creatorcontrib><creatorcontrib>REBOH, Shay</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>BARRAUD, Sylvain</au><au>REBOH, Shay</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE</title><date>2024-08-07</date><risdate>2024</risdate><abstract>Empilement (100) de couches de matériaux monocristallins adapté à la réalisation de dispositifs microélectroniques à architecture 3D comprenant des transistors, incluant plusieurs premières couches (104) de matériau monocristallin, plusieurs deuxièmes couches (106) de matériau monocristallin différent de celui des premières couches, et au moins une troisième couche (108) de matériau monocristallin différent de ceux des premières et deuxièmes couches, dans lequel :- un premier des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium intrinsèque ;- un deuxième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du SiGe intrinsèque ;- un troisième des matériaux monocristallins des premières, deuxièmes et troisième couches correspond à du silicium dopé p ou du SiGe dopé p. Stack of layers of monocrystalline materials suitable for producing microelectronic devices with 3D architecture comprising transistors, including several first layers of monocrystalline material, several second layers of monocrystalline material different from that of the first layers, and at least one third layer of monocrystalline material different from those of the first and second layers, wherein: a first of the monocrystalline materials of the first, second and third layers corresponds to intrinsic silicon; a second of the monocrystalline materials of the first, second and third layers corresponds to intrinsic SiGe; a third of the monocrystalline materials of the first, second and third layers corresponds to p-doped silicon or p-doped SiGe.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre ; ger
recordid cdi_epo_espacenet_EP4369387A3
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES
NANOTECHNOLOGY
PERFORMING OPERATIONS
SEMICONDUCTOR DEVICES
SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES
TRANSPORTING
title SINGLE CRYSTAL LAYER STACK FOR THE PRODUCTION OF MICROELECTRONIC DEVICES WITH 3D ARCHITECTURE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-19T18%3A09%3A40IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=BARRAUD,%20Sylvain&rft.date=2024-08-07&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EEP4369387A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true