MULTICHIP MODULE AND INTEGRATED CIRCUIT SUBSTRATES HAVING PLANARIZED PATTERNED SURFACES

On décrit un procédé de remplissage des profils d'un susbtrat pour créer une surface planaire à motif sur ledit susbtrat. Le procédé comprend les phases suivantes: création d'un susbtrat (2) muni d'un motif à profils (4) défini par un matériau diélectrique (6); dépôt, sur ce dernier,...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: BURNETT, ANDREW, FRANK, CECH, JAY, MARTIN
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:On décrit un procédé de remplissage des profils d'un susbtrat pour créer une surface planaire à motif sur ledit susbtrat. Le procédé comprend les phases suivantes: création d'un susbtrat (2) muni d'un motif à profils (4) défini par un matériau diélectrique (6); dépôt, sur ce dernier, d'une couche d'un matériau conducteur (12), dont des premières parties (8) recouvrent le matériau diélectrique, des deuxièmes parties (10) remplissent lesdits profils, et des parties de paroi latérale (12) relient les premières et deuxièmes parties; enrobage du substrat avec un vernis photosensible (16) et application à celui-ci d'un motif semblable audit motif de profils; enlèvement par attaque chimique de toutes les parties de la couche conductrice, à l'exception des deuxièmes parties qui remplissent les profils, de manière à inhiber toute attaque latérale des parties de paroi de la couche conductrice; et enlèvement du vernis de manière à obtenir un substrat doté d'une surface à motifs sensiblement planaire. On décrit également des modules et circuits intégrés multipuces planaires. A method of filling features of a substrate to produce a planar patterned surface on said substrate is disclosed. The method includes the steps of: providing a substrate containing a pattern of features defined by a dielectric material; depositing thereon a layer of a conductor, whereby first portions of the conductive layer cover the dielectric material, second portions of the conductor layer fill the features, and third sidewall portions of the conductive layer connect the first and second portions; coating the substrate with a resist and patterning the resist with a resist pattern similar to said pattern of features; etching away all portions of the conductor layer, except the second portions filling the features, by etching under conditions such that lateral etching of the sidewall portions of the conductor layer is inhibited; and stripping the resist to result in a substrate having a substantially planar patterned surface. Planarized multichip modules and integrated circuits are also disclosed.