AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD
Procédé et système destinés à être utilisés avec des systèmes automatisés à rayon électronique à haute vitesse dans la fabrication de micro-plaquettes de circuits intégrés à grande échelle (LSI) et à très grande échelle (VLSI), où les dimensions qui définissent la taille physique des éléments compos...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre ; ger |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| container_end_page | |
|---|---|
| container_issue | |
| container_start_page | |
| container_title | |
| container_volume | |
| creator | ZASIO, JOHN, J |
| description | Procédé et système destinés à être utilisés avec des systèmes automatisés à rayon électronique à haute vitesse dans la fabrication de micro-plaquettes de circuits intégrés à grande échelle (LSI) et à très grande échelle (VLSI), où les dimensions qui définissent la taille physique des éléments composant les circuits de la micro-plaquette peuvent être aisément modifiées pour satisfaire aux exigences des différents appareils de traitement de tranches. On utilise le concept de pseudo-ouvertures pour définir les motifs qui doivent être exposés au système de rayon électronique, même si les systèmes de rayon électronique n'utilisent pas d'ouvertures dans le procédé d'exposition. On définit un groupe de formes qui peuvent être exposées par le système de rayon électronique. Ces formes, qui font office de pseudo-ouvertures, sont ensuite tracées sur un système de grille (70, 72) selon des règles de traçage établies, afin de réaliser le schéma de circuit désiré. Des données spécifiant les formes qui ont été combinées pour former chaque motif sont compilées dans un tableau d'ouverture. Les données du tableau d'ouvertures sont ensuite utilisées pour produire des signaux de commande appropriés provoquant le traçage du motif désiré par balayage du rayon électronique. Des modifications peuvent être apportées aisément aux données contenues dans les tableaux d'ouvertures, ainsi qu'aux systèmes de grille (70, 72), ce qui permet de modifier les dimensions et l'orientation des schémas de circuits en fonction des besoins. |
| format | Patent |
| fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_EP0120089A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>EP0120089A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_EP0120089A13</originalsourceid><addsrcrecordid>eNrjZNB2DA3x93UM8XR29PGJVHB08QoNDnF08nFVcPbwDFBwcQ32dPdT8HUN8fB34WFgTUvMKU7lhdLcDApuriHOHrqpBfnxqcUFicmpeakl8a4BBoZGBgYWlo6GxkQoAQAxuyR5</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD</title><source>esp@cenet</source><creator>ZASIO, JOHN, J</creator><creatorcontrib>ZASIO, JOHN, J</creatorcontrib><description>Procédé et système destinés à être utilisés avec des systèmes automatisés à rayon électronique à haute vitesse dans la fabrication de micro-plaquettes de circuits intégrés à grande échelle (LSI) et à très grande échelle (VLSI), où les dimensions qui définissent la taille physique des éléments composant les circuits de la micro-plaquette peuvent être aisément modifiées pour satisfaire aux exigences des différents appareils de traitement de tranches. On utilise le concept de pseudo-ouvertures pour définir les motifs qui doivent être exposés au système de rayon électronique, même si les systèmes de rayon électronique n'utilisent pas d'ouvertures dans le procédé d'exposition. On définit un groupe de formes qui peuvent être exposées par le système de rayon électronique. Ces formes, qui font office de pseudo-ouvertures, sont ensuite tracées sur un système de grille (70, 72) selon des règles de traçage établies, afin de réaliser le schéma de circuit désiré. Des données spécifiant les formes qui ont été combinées pour former chaque motif sont compilées dans un tableau d'ouverture. Les données du tableau d'ouvertures sont ensuite utilisées pour produire des signaux de commande appropriés provoquant le traçage du motif désiré par balayage du rayon électronique. Des modifications peuvent être apportées aisément aux données contenues dans les tableaux d'ouvertures, ainsi qu'aux systèmes de grille (70, 72), ce qui permet de modifier les dimensions et l'orientation des schémas de circuits en fonction des besoins.</description><language>eng ; fre ; ger</language><subject>APPARATUS SPECIALLY ADAPTED THEREFOR ; BASIC ELECTRIC ELEMENTS ; CINEMATOGRAPHY ; ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; ELECTROGRAPHY ; HOLOGRAPHY ; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES ; MATERIALS THEREFOR ; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES ; NANOTECHNOLOGY ; ORIGINALS THEREFOR ; PERFORMING OPERATIONS ; PHOTOGRAPHY ; PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES ; PHYSICS ; SEMICONDUCTOR DEVICES ; SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES ; TRANSPORTING</subject><creationdate>1984</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19841003&DB=EPODOC&CC=EP&NR=0120089A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25562,76317</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19841003&DB=EPODOC&CC=EP&NR=0120089A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ZASIO, JOHN, J</creatorcontrib><title>AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD</title><description>Procédé et système destinés à être utilisés avec des systèmes automatisés à rayon électronique à haute vitesse dans la fabrication de micro-plaquettes de circuits intégrés à grande échelle (LSI) et à très grande échelle (VLSI), où les dimensions qui définissent la taille physique des éléments composant les circuits de la micro-plaquette peuvent être aisément modifiées pour satisfaire aux exigences des différents appareils de traitement de tranches. On utilise le concept de pseudo-ouvertures pour définir les motifs qui doivent être exposés au système de rayon électronique, même si les systèmes de rayon électronique n'utilisent pas d'ouvertures dans le procédé d'exposition. On définit un groupe de formes qui peuvent être exposées par le système de rayon électronique. Ces formes, qui font office de pseudo-ouvertures, sont ensuite tracées sur un système de grille (70, 72) selon des règles de traçage établies, afin de réaliser le schéma de circuit désiré. Des données spécifiant les formes qui ont été combinées pour former chaque motif sont compilées dans un tableau d'ouverture. Les données du tableau d'ouvertures sont ensuite utilisées pour produire des signaux de commande appropriés provoquant le traçage du motif désiré par balayage du rayon électronique. Des modifications peuvent être apportées aisément aux données contenues dans les tableaux d'ouvertures, ainsi qu'aux systèmes de grille (70, 72), ce qui permet de modifier les dimensions et l'orientation des schémas de circuits en fonction des besoins.</description><subject>APPARATUS SPECIALLY ADAPTED THEREFOR</subject><subject>BASIC ELECTRIC ELEMENTS</subject><subject>CINEMATOGRAPHY</subject><subject>ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>ELECTROGRAPHY</subject><subject>HOLOGRAPHY</subject><subject>MANUFACTURE OR TREATMENT OF NANOSTRUCTURES</subject><subject>MATERIALS THEREFOR</subject><subject>MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES</subject><subject>NANOTECHNOLOGY</subject><subject>ORIGINALS THEREFOR</subject><subject>PERFORMING OPERATIONS</subject><subject>PHOTOGRAPHY</subject><subject>PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES</subject><subject>PHYSICS</subject><subject>SEMICONDUCTOR DEVICES</subject><subject>SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES</subject><subject>TRANSPORTING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1984</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNB2DA3x93UM8XR29PGJVHB08QoNDnF08nFVcPbwDFBwcQ32dPdT8HUN8fB34WFgTUvMKU7lhdLcDApuriHOHrqpBfnxqcUFicmpeakl8a4BBoZGBgYWlo6GxkQoAQAxuyR5</recordid><startdate>19841003</startdate><enddate>19841003</enddate><creator>ZASIO, JOHN, J</creator><scope>EVB</scope></search><sort><creationdate>19841003</creationdate><title>AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD</title><author>ZASIO, JOHN, J</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_EP0120089A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre ; ger</language><creationdate>1984</creationdate><topic>APPARATUS SPECIALLY ADAPTED THEREFOR</topic><topic>BASIC ELECTRIC ELEMENTS</topic><topic>CINEMATOGRAPHY</topic><topic>ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>ELECTROGRAPHY</topic><topic>HOLOGRAPHY</topic><topic>MANUFACTURE OR TREATMENT OF NANOSTRUCTURES</topic><topic>MATERIALS THEREFOR</topic><topic>MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES</topic><topic>NANOTECHNOLOGY</topic><topic>ORIGINALS THEREFOR</topic><topic>PERFORMING OPERATIONS</topic><topic>PHOTOGRAPHY</topic><topic>PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES</topic><topic>PHYSICS</topic><topic>SEMICONDUCTOR DEVICES</topic><topic>SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES</topic><topic>TRANSPORTING</topic><toplevel>online_resources</toplevel><creatorcontrib>ZASIO, JOHN, J</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ZASIO, JOHN, J</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD</title><date>1984-10-03</date><risdate>1984</risdate><abstract>Procédé et système destinés à être utilisés avec des systèmes automatisés à rayon électronique à haute vitesse dans la fabrication de micro-plaquettes de circuits intégrés à grande échelle (LSI) et à très grande échelle (VLSI), où les dimensions qui définissent la taille physique des éléments composant les circuits de la micro-plaquette peuvent être aisément modifiées pour satisfaire aux exigences des différents appareils de traitement de tranches. On utilise le concept de pseudo-ouvertures pour définir les motifs qui doivent être exposés au système de rayon électronique, même si les systèmes de rayon électronique n'utilisent pas d'ouvertures dans le procédé d'exposition. On définit un groupe de formes qui peuvent être exposées par le système de rayon électronique. Ces formes, qui font office de pseudo-ouvertures, sont ensuite tracées sur un système de grille (70, 72) selon des règles de traçage établies, afin de réaliser le schéma de circuit désiré. Des données spécifiant les formes qui ont été combinées pour former chaque motif sont compilées dans un tableau d'ouverture. Les données du tableau d'ouvertures sont ensuite utilisées pour produire des signaux de commande appropriés provoquant le traçage du motif désiré par balayage du rayon électronique. Des modifications peuvent être apportées aisément aux données contenues dans les tableaux d'ouvertures, ainsi qu'aux systèmes de grille (70, 72), ce qui permet de modifier les dimensions et l'orientation des schémas de circuits en fonction des besoins.</abstract><oa>free_for_read</oa></addata></record> |
| fulltext | fulltext_linktorsrc |
| identifier | |
| ispartof | |
| issn | |
| language | eng ; fre ; ger |
| recordid | cdi_epo_espacenet_EP0120089A1 |
| source | esp@cenet |
| subjects | APPARATUS SPECIALLY ADAPTED THEREFOR BASIC ELECTRIC ELEMENTS CINEMATOGRAPHY ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY ELECTROGRAPHY HOLOGRAPHY MANUFACTURE OR TREATMENT OF NANOSTRUCTURES MATERIALS THEREFOR MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES NANOTECHNOLOGY ORIGINALS THEREFOR PERFORMING OPERATIONS PHOTOGRAPHY PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES,e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTORDEVICES PHYSICS SEMICONDUCTOR DEVICES SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES TRANSPORTING |
| title | AUTOMATICALLY ADJUSTABLE CHIP DESIGN METHOD |
| url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-09T17%3A22%3A39IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ZASIO,%20JOHN,%20J&rft.date=1984-10-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EEP0120089A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |