Method of making a field effect transistor with insulated gate and very narrow effective channel

Le procédé comprend la formation des régions de protection de champ (14) sous les régions d'oxyde encastré (12), et d'une couche superficielle de canal (16) dans un substrat silicium (10). On forme un masque composite (couche de SiO2) (18), couche de polysilicium (20), couche de SiO2 (22), couche de tungstène (24) et couche de résine (26) selon une configuration désirée. Par implantation ionique on forme les régions source (28) et drain (30), qui sont auto-alignées avec ces couches. On décape latéralement et partiellement le tungstène (24), on utilise une nouvelle couche de résine (32) qui laisse exposé le côté source. On forme par implantation la région (24) avec le profil représenté. Le canal efficace se compose donc d'une portion de la région (34) et d'une portion de la couche superficielle (16). Après oxydation de la structure qui forme les régions (36), on forme les trous de contact et le réseau métallique d'interconnexion (38). Un mode de réalisation légèrement différent permet de réaliser les régions source (28) et (34) avant la région drain (30). Le transistor à effet de champ à porte isolée en polysilicium ainsi obtenu se caractérise par ses caractéristiques d'auto-alignement, ses dimensions réduites et sa grande vitesse de fonctionnement. Il peut être d'utilisation générale dans tous les circuits intégrés à semi-conducteurs, aussi bien dans les applications logiques qu'analogiques. A method, including a sequence of process steps, for fabricating insulated gate field effect transistors having very short effective channel lengths. In a first version of the method, the source and drain regions of the device are opened in one process step and self-alignment of the source and the drain to the gate is achieved in one masking step. The drain region is then masked and the source side of the channel is implanted to adjust the threshold voltage of the high threshold voltage channel region. In a second version of the method, the source region is opened and self-aligned with the gate prior to the opening of drain region. Implantation to adjust the threshold voltage of the high threshold voltage channel region takes place before the drain region is opened, and then the drain region is opened and self-aligned with the gate in a further masking step. In either version, the threshold voltage is adjustable and the channel length is controlled to be a small value.