INTEGRATED CIRCUIT METALLIZATION

The invention is related to the field of microelectronics, in particular, to submicron integrated circuit manufacture technology. The invention is based on solution of the problem of improving the passivation coating quality and increasing the yield of metallization structures in ICs of submicron design standards. The essence of the invention is in provision of metallization of an integrated circuit comprising active and passive components formed on the surface of a semiconductor plate, a pattern of current-conductive material with contact pads for connection of external terminals, a silicon oxide layer, and a passivating silicon nitride layer, wherein the silicon oxide layer is made in the form of near-wall spacers on side surfaces of the current-conductive material, and the passivating silicon nitride layer has a thickness of 0.8-1.2 μm. Изобретение относится к области микроэлектроники, а более конкретно к технологии изготовления субмикронных интегральных микросхем. В основу изобретения положено решение задачи повышения качества пассивирующего покрытия и выхода годных структур металлизации ИМС с субмикронными проектными нормами. Сущность изобретения заключается в том, что в металлизации интегральной схемы, содержащей сформированные на поверхности полупроводниковой пластины активные и пассивные элементы, рисунок из токопроводящего материала с контактными площадками для присоединения внешних выводов, слой оксида кремния и пассивирующий слой нитрида кремния, слой оксида кремния выполнен в виде пристеночных спейсеров на боковых поверхностях токопроводящего материала, а пассивирующий слой нитрида кремния выполнен толщиной 0,8-1,2 мкм.