Einrichtung und Verfahren zum sequentiellen Durchführen mehrerer Bustransaktionen zwischen einem Prozessor und vorinstallierten Speichermodulen in einem Computersystem

Einrichtung und Verfahren zum sequentiellen Durchführen mehrerer Bustransaktionen zwischen einem Prozessor und vorinstallierten Speichermodulen in einem Computersystem

An asynchronous computer bus (120) providing transfers of data on consecutive processor clock cycles. The bus comprising consecutive data transfer commence indication means (620, 630), starting address transmission means (401, 501), consecutive data transfer indication means (506, 606), and data tra...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: PAWLOWSKI, STEPHEN SCOTT, BEAVERTON, OREG., US, MACWILLIAMS, PETER DALTON, ALOHA, OREG., US, KOLINKSKI, JERZY BOGDAN, PORTLAND, OREG., US
Format: Patent
Sprache:ger
Schlagworte:
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An asynchronous computer bus (120) providing transfers of data on consecutive processor clock cycles. The bus comprising consecutive data transfer commence indication means (620, 630), starting address transmission means (401, 501), consecutive data transfer indication means (506, 606), and data transmission means (120). The invention provides for the "burst" capabilities of modem processors wherein entire blocks of data are transmitted within a single request.