Semiconductor arrangement e.g. power semiconductor based on chip-on-chip (COC) technology

Semiconductor arrangement has a first semiconductor chip (1) with one surface and at least one second semiconductor chip (2). The first semiconductor chip (1) is covered on the surface by a protective layer (4), the latter having at least one recess (5). The second semiconductor chip (2) is arranged over the recess (5) and is positioned, with mounting zones (6) on its bottom face, directly on the protective layer (4), and the second semiconductor chip (2) mounted over the recess (5) is joined to the first semiconductor chip (1). More specifically, the first (1) and second (2) semiconductor chips are joined by an adhesive to one another, and the mounting zones (6) of the second chip (2) are positioned at least partially on the protective layer (4). The protective layer (4) is specifically a polyamide film. Es wird eine Halbleiteranordnung mit einem ersten Halbleiterchip (1) und zumindest einem zweiten Halbleiterchip (2) vorgeschlagen, wobei der erste Halbleiterchip (1) auf der Oberseite mit einer Schutzschicht abgedeckt ist. Die Schutzschicht weist zumindest eine Aussparung auf, über der der zweite Halbleiterchip angeordnet ist und mit Auflagebereichen direkt auf der Schutzschicht aufliegt. Der zweite Halbleiterchip ist über der Aussparung mit dem ersten Halbleiterchip verbunden.