DYNAMISCHE ZUWEISUNG VON CACHE-SPEICHER ALS RAM

Eine Einrichtung schließt eine Cache-Steuerungsschaltung und eine Cache-Speicherschaltung ein, die ferner einen Cache-Speicher mit einer Vielzahl von Cache-Zeilen einschließt. Die Cache-Steuerungsschaltung kann konfiguriert sein, um eine Anforderung zu empfangen, um einen Abschnitt der Cache-Speiche...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Schulz, Jurgen M, Sridharan, Srinivasa Rangan, Natarajan, Rohit, Gupta, Rohit K, Shuler, Christopher D, Zou, Thomas T
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Eine Einrichtung schließt eine Cache-Steuerungsschaltung und eine Cache-Speicherschaltung ein, die ferner einen Cache-Speicher mit einer Vielzahl von Cache-Zeilen einschließt. Die Cache-Steuerungsschaltung kann konfiguriert sein, um eine Anforderung zu empfangen, um einen Abschnitt der Cache-Speicherschaltung neu zu positionieren, der aktuell verwendet wird. Diese Anforderung kann einen Adressbereich identifizieren, der einer oder mehreren der Cache-Zeilen entspricht. Die Cache-Steuerungsschaltung kann ferner als Reaktion auf die Anforderung konfiguriert sein, um die eine oder die mehreren cache-Zeilen in den direkt adressierbaren Direktzugriffsspeicher (RAM) umzuwandeln, indem sie die eine oder die mehreren Cache-Zeilen aus Cache-Vorgängen ausschließt. An apparatus includes a cache controller circuit and a cache memory circuit that further includes cache memory having a plurality of cache lines. The cache controller circuit may be configured to receive a request to reallocate a portion of the cache memory circuit that is currently in use. This request may identify an address region corresponding to one or more of the cache lines. The cache controller circuit may be further configured, in response to the request, to convert the one or more cache lines to directly-addressable, random-access memory (RAM) by excluding the one or more cache lines from cache operations.