MULTI-DIE-LEISTUNGSSYNCHRONISATION

Es werden Techniken offenbart, die das Synchronisieren von Leistungszuständen zwischen Dies mit integrierter Schaltung betreffen. Ein System schließt eine integrierte Schaltung ein, die eine Vielzahl von Dies mit integrierter Schaltung einschließt, die miteinander gekoppelt sind. Ein bestimmter Die mit integrierter Schaltung kann eine primäre Leistungsverwalterschaltung einschließen, und ein oder mehrere verbleibende Dies mit integrierter Schaltung schließen jeweilige sekundäre Leistungsverwalterschaltungen ein. Die primäre Leistungsverwalterschaltung ist konfiguriert, um eine Überführungsanforderung an die sekundären Leistungsverwalterschaltungen auszugeben, um ihre Dies mit integrierter Schaltung von einem ersten Leistungszustand in einen zweiten Leistungszustand zu überführen. Eine gegebene sekundäre Leistungsverwalterschaltung ist konfiguriert, um die Überführungsanforderung zu empfangen, ihren Die mit integrierter Schaltung in den zweiten Leistungszustand zu überführen und eine Bestätigung an die primäre Leistungsverwalterschaltung auszugeben, dass ihr Die mit integrierter Schaltung in den zweiten Leistungszustand überführt wurde. Es werden ferner Techniken in Bezug auf das Verwalten von Latenztoleranzereignissen innerhalb einer integrierten Schaltung mehrerer Dies offenbart. Techniques are disclosed that pertain to synchronizing power states between integrated circuit dies. A system includes an integrated circuit that includes a plurality of integrated circuit dies coupled together. A particular integrated circuit die may include a primary power manager circuit and one or more remaining integrated circuit dies include respective secondary power manager circuits. The primary power manager circuit is configured to issue a transition request to the secondary power manager circuits to transition their integrated circuit dies from a first power state to a second power state. A given secondary power manager circuit is configured to receive the transition request, transition its integrated circuit die to the second power state, and issue an acknowledgement to the primary power manager circuit that its integrated circuit die has been transitioned to the second power state. Techniques are further disclosed relating to managing latency tolerance events within a multi-die integrated circuit.