VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR

Verfahren, Einrichtungen und Herstellungsartikel wurden zur Leistungsfähigkeitsskalierung mit paralleler Verarbeitung von Gleitfensterverwaltung auf einer Mehrkernarchitektur offenbart. Eine beispielhafte Einrichtung beinhaltet mindestens einen Speicher, Anweisungen in der Einrichtung und eine Proze...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Peri, Surekha
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Peri, Surekha
description Verfahren, Einrichtungen und Herstellungsartikel wurden zur Leistungsfähigkeitsskalierung mit paralleler Verarbeitung von Gleitfensterverwaltung auf einer Mehrkernarchitektur offenbart. Eine beispielhafte Einrichtung beinhaltet mindestens einen Speicher, Anweisungen in der Einrichtung und eine Prozessorschaltungsanordnung zum Ausführen und/oder Instanziieren der Anweisungen zum Partitionieren eines Paketflusses in zwei oder mehr Teilflüsse basierend auf einer Paketflussverteilungskonfiguration, die zwei oder mehr Teilflüsse sind jeweils mit zwei oder mehr Gleitfenstern assoziiert, die in der Lage sind, parallel zu gleiten, die zwei oder mehr Teilflüsse einem Puffer bereitzustellen, um die Verteilung der zwei oder mehr Teilflüsse zu planen, die zwei oder mehr Teilflüsse aus der Warteschlange aus dem Puffer in einen oder mehrere Hardwarekerne zu verschieben und die zwei oder mehr Teilflüsse zu einer Zielvorrichtung zu übertragen. Methods, apparatus, and articles of manufacture have been disclosed for performance scaling with parallel processing of sliding window management on multi-core architecture. An example apparatus includes at least one memory, instructions in the apparatus, and processor circuitry to at least one of execute or instantiate the instructions to partition a packet flow into two or more sub flows based on a packet flow distribution configuration, the two or more sub flows associated respectively with two or more sliding windows that are able to slide in parallel, provide the two or more sub flows to a buffer to schedule distribution of the two or more sub flows, dequeue the two or more sub flows from the buffer to one or more hardware cores, and transmit the two or more sub flows to a destination device.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112021003869TT5</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112021003869TT5</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112021003869TT53</originalsourceid><addsrcrecordid>eNqNjL0KwkAQhNNYiPoOV9kJ-UHRck02uSOXM2z2FNKEIGclGojv4Gt7ER_Aapj5ZmYevM9IOUhCI6zJBCpDKpVsTSFaS6L29EQVmLYpQSukCVSKRQ0EWqNGEv4B6IjqO8p8UGhvcjQNI3l4Af1FYPPp3xcqlFQiGaBUKsaSLS2D2a2_j27100WwzpFTuXHDs3Pj0F_dw726DKMoDuMoDJP97sC8Tf4ufgBhxUHH</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR</title><source>esp@cenet</source><creator>Peri, Surekha</creator><creatorcontrib>Peri, Surekha</creatorcontrib><description>Verfahren, Einrichtungen und Herstellungsartikel wurden zur Leistungsfähigkeitsskalierung mit paralleler Verarbeitung von Gleitfensterverwaltung auf einer Mehrkernarchitektur offenbart. Eine beispielhafte Einrichtung beinhaltet mindestens einen Speicher, Anweisungen in der Einrichtung und eine Prozessorschaltungsanordnung zum Ausführen und/oder Instanziieren der Anweisungen zum Partitionieren eines Paketflusses in zwei oder mehr Teilflüsse basierend auf einer Paketflussverteilungskonfiguration, die zwei oder mehr Teilflüsse sind jeweils mit zwei oder mehr Gleitfenstern assoziiert, die in der Lage sind, parallel zu gleiten, die zwei oder mehr Teilflüsse einem Puffer bereitzustellen, um die Verteilung der zwei oder mehr Teilflüsse zu planen, die zwei oder mehr Teilflüsse aus der Warteschlange aus dem Puffer in einen oder mehrere Hardwarekerne zu verschieben und die zwei oder mehr Teilflüsse zu einer Zielvorrichtung zu übertragen. Methods, apparatus, and articles of manufacture have been disclosed for performance scaling with parallel processing of sliding window management on multi-core architecture. An example apparatus includes at least one memory, instructions in the apparatus, and processor circuitry to at least one of execute or instantiate the instructions to partition a packet flow into two or more sub flows based on a packet flow distribution configuration, the two or more sub flows associated respectively with two or more sliding windows that are able to slide in parallel, provide the two or more sub flows to a buffer to schedule distribution of the two or more sub flows, dequeue the two or more sub flows from the buffer to one or more hardware cores, and transmit the two or more sub flows to a destination device.</description><language>ger</language><subject>ELECTRIC COMMUNICATION TECHNIQUE ; ELECTRICITY ; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230525&amp;DB=EPODOC&amp;CC=DE&amp;NR=112021003869T5$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230525&amp;DB=EPODOC&amp;CC=DE&amp;NR=112021003869T5$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Peri, Surekha</creatorcontrib><title>VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR</title><description>Verfahren, Einrichtungen und Herstellungsartikel wurden zur Leistungsfähigkeitsskalierung mit paralleler Verarbeitung von Gleitfensterverwaltung auf einer Mehrkernarchitektur offenbart. Eine beispielhafte Einrichtung beinhaltet mindestens einen Speicher, Anweisungen in der Einrichtung und eine Prozessorschaltungsanordnung zum Ausführen und/oder Instanziieren der Anweisungen zum Partitionieren eines Paketflusses in zwei oder mehr Teilflüsse basierend auf einer Paketflussverteilungskonfiguration, die zwei oder mehr Teilflüsse sind jeweils mit zwei oder mehr Gleitfenstern assoziiert, die in der Lage sind, parallel zu gleiten, die zwei oder mehr Teilflüsse einem Puffer bereitzustellen, um die Verteilung der zwei oder mehr Teilflüsse zu planen, die zwei oder mehr Teilflüsse aus der Warteschlange aus dem Puffer in einen oder mehrere Hardwarekerne zu verschieben und die zwei oder mehr Teilflüsse zu einer Zielvorrichtung zu übertragen. Methods, apparatus, and articles of manufacture have been disclosed for performance scaling with parallel processing of sliding window management on multi-core architecture. An example apparatus includes at least one memory, instructions in the apparatus, and processor circuitry to at least one of execute or instantiate the instructions to partition a packet flow into two or more sub flows based on a packet flow distribution configuration, the two or more sub flows associated respectively with two or more sliding windows that are able to slide in parallel, provide the two or more sub flows to a buffer to schedule distribution of the two or more sub flows, dequeue the two or more sub flows from the buffer to one or more hardware cores, and transmit the two or more sub flows to a destination device.</description><subject>ELECTRIC COMMUNICATION TECHNIQUE</subject><subject>ELECTRICITY</subject><subject>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNjL0KwkAQhNNYiPoOV9kJ-UHRck02uSOXM2z2FNKEIGclGojv4Gt7ER_Aapj5ZmYevM9IOUhCI6zJBCpDKpVsTSFaS6L29EQVmLYpQSukCVSKRQ0EWqNGEv4B6IjqO8p8UGhvcjQNI3l4Af1FYPPp3xcqlFQiGaBUKsaSLS2D2a2_j27100WwzpFTuXHDs3Pj0F_dw726DKMoDuMoDJP97sC8Tf4ufgBhxUHH</recordid><startdate>20230525</startdate><enddate>20230525</enddate><creator>Peri, Surekha</creator><scope>EVB</scope></search><sort><creationdate>20230525</creationdate><title>VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR</title><author>Peri, Surekha</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112021003869TT53</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>ELECTRIC COMMUNICATION TECHNIQUE</topic><topic>ELECTRICITY</topic><topic>TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION</topic><toplevel>online_resources</toplevel><creatorcontrib>Peri, Surekha</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Peri, Surekha</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR</title><date>2023-05-25</date><risdate>2023</risdate><abstract>Verfahren, Einrichtungen und Herstellungsartikel wurden zur Leistungsfähigkeitsskalierung mit paralleler Verarbeitung von Gleitfensterverwaltung auf einer Mehrkernarchitektur offenbart. Eine beispielhafte Einrichtung beinhaltet mindestens einen Speicher, Anweisungen in der Einrichtung und eine Prozessorschaltungsanordnung zum Ausführen und/oder Instanziieren der Anweisungen zum Partitionieren eines Paketflusses in zwei oder mehr Teilflüsse basierend auf einer Paketflussverteilungskonfiguration, die zwei oder mehr Teilflüsse sind jeweils mit zwei oder mehr Gleitfenstern assoziiert, die in der Lage sind, parallel zu gleiten, die zwei oder mehr Teilflüsse einem Puffer bereitzustellen, um die Verteilung der zwei oder mehr Teilflüsse zu planen, die zwei oder mehr Teilflüsse aus der Warteschlange aus dem Puffer in einen oder mehrere Hardwarekerne zu verschieben und die zwei oder mehr Teilflüsse zu einer Zielvorrichtung zu übertragen. Methods, apparatus, and articles of manufacture have been disclosed for performance scaling with parallel processing of sliding window management on multi-core architecture. An example apparatus includes at least one memory, instructions in the apparatus, and processor circuitry to at least one of execute or instantiate the instructions to partition a packet flow into two or more sub flows based on a packet flow distribution configuration, the two or more sub flows associated respectively with two or more sliding windows that are able to slide in parallel, provide the two or more sub flows to a buffer to schedule distribution of the two or more sub flows, dequeue the two or more sub flows from the buffer to one or more hardware cores, and transmit the two or more sub flows to a destination device.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE112021003869TT5
source esp@cenet
subjects ELECTRIC COMMUNICATION TECHNIQUE
ELECTRICITY
TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION
title VERFAHREN UND EINRICHTUNG ZUR PERFORMANZSKALIERUNG MIT PARALLELER VERARBEITUNG DER GLEITFENSTERVERWALTUNG AUF EINER MEHRKERNARCHITEKTUR
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-21T04%3A47%3A49IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Peri,%20Surekha&rft.date=2023-05-25&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112021003869TT5%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true