ON-DEMAND SPEICHERZUWEISUNG

Es werden Techniken in Bezug auf das dynamische Zuweisen und Abbilden privater Speicher für Anforderungsschaltlogik (210) offenbart. Die offenbarte Schaltlogik (220) kann eine private Adresse empfangen und die private Adresse in eine virtuelle Adresse übersetzen (wobei eine MMU (230) dann in die phy...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Mann, Karl D, Foo, Yoong Chert, Hensley, Justin A, Liljeros, Frank W, Potter, Terence M, Taylor, Ralph C
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Es werden Techniken in Bezug auf das dynamische Zuweisen und Abbilden privater Speicher für Anforderungsschaltlogik (210) offenbart. Die offenbarte Schaltlogik (220) kann eine private Adresse empfangen und die private Adresse in eine virtuelle Adresse übersetzen (wobei eine MMU (230) dann in die physische Adresse übersetzt werden kann, um tatsächlich auf ein Speicherelement (240) zuzugreifen). In einigen Ausführungsformen ist die private Speicherzuweisungsschaltlogik (220) konfiguriert, um Seitentabelleninformationen zu generieren und private Speicherseiten für Anforderungen abzubilden, wenn die Seitentabelleninformationen nicht bereits eingerichtet sind. In verschiedenen Ausführungsformen kann dies vorteilhafterweise eine dynamische private Speicherzuweisung ermöglichen, z. B., um Speicher für Grafik-Shader mit unterschiedlichen Arten von Arbeitslasten effizient zuzuweisen. Die offenbarten Cache-Techniken für die Seitentabelleninformationen können die Leistung gegenüber herkömmlichen Techniken verbessern. Ferner können offenbarte Ausführungsformen die Speicherkonsolidierung über eine Vorrichtung wie einen Grafikprozessor erleichtern. Techniques are disclosed relating to dynamically allocating and mapping private memory for requesting circuitry. Disclosed circuitry may receive a private address and translate the private address to a virtual address (which an MMU may then translate to physical address to actually access a storage element). In some embodiments, private memory allocation circuitry is configured to generate page table information and map private memory pages for requests if the page table information is not already setup. In various embodiments, this may advantageously allow dynamic private memory allocation, e.g., to efficiently allocate memory for graphics shaders with different types of workloads. Disclosed caching techniques for page table information may improve performance relative to traditional techniques. Further, disclosed embodiments may facilitate memory consolidation across a device such as a graphics processor.