HALBLEITERVORRICHTUNG MIT SELEKTIVER BEFEHLSVERZÖGERUNG SOWIE ZUGEHÖRIGE VERFAHREN UND SYSTEME

Es werden Speichervorrichtungen, Systeme, die Speichervorrichtungen umfassen, und Verfahren zum Betreiben von Speichervorrichtungen beschrieben, wobei die Speichervorrichtungen ausgestaltet sind, um einem Befehl variable Verzögerungen hinzuzufügen. Die variablen Verzögerungen können von einer Host-Vorrichtung (z.B. einer Testeinrichtung) unter Verwendung einer Test-Betriebsart der Speichervorrichtungen bereitgestellt werden. Alternativ können die variablen Verzögerungen in nichtflüchtigen Speicherkomponenten (NVM-Komponenten) der Speichervorrichtungen gespeichert sein. Ferner können Betriebsart-Register der Speichervorrichtungen eingestellt werden, um anzugeben, dass der Befehl mit den variablen Verzögerungen in Beziehung steht, die in den NVM-Komponenten gespeichert sind. Außerdem können die Speichervorrichtungen Verzögerungskomponenten enthalten, die ausgestaltet sind, um dem Befehl die variablen Verzögerungen hinzuzufügen. Diese variablen Verzögerungen erleichtern die gestaffelte Ausführung des Befehls über mehrere Speichervorrichtungen, um Probleme hinsichtlich mit einer augenblicklichen hohen Strommenge zu vermeiden (oder abzuschwächen), die einer Spannungsversorgung entnommen wird, die mit den Speichervorrichtungen verbunden ist. Memory devices, systems including memory devices, and methods of operating memory devices are described, in which memory device are configured to add variable delays to a command. The variable delays may be provided by a host device (e.g., a test equipment) using a test mode of the memory devices. Alternatively, the variable delays may be stored in nonvolatile memory (NVM) components of the memory devices. Further, mode registers of the memory devices may be set to indicate that the command is associated with the variable delays stored in the NVM components. Further, the memory devices may include delay components configured to add the variable delays to the command. Such variable delays facilitate staggered execution of the command across multiple memory devices so as to avoid (or mitigate) issues related to an instantaneous, large amount of current drawn from a power supply connected to the memory devices.