FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE

Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floatin...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Hymas, Mel, Walls, James, Kabeer, Sajid
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Hymas, Mel
Walls, James
Kabeer, Sajid
description Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floating-Gates (304) geformt wird, wobei sich der Oxidbereich (306) bis an die Floating-Gate-Spitze (320) erstreckt;Ausbilden einer nicht konformen Abstandshalterschicht (328), die einen Abstandshalter-Seitenwandbereich (330B; 330C) aufweist, der seitlich an eine Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt;Durchführen einer Source-Implantation in das Substrat, wobei der Abstandshalter-Seitenwandbereich (330B; 330C), welcher seitlich an die Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt, das Eindringen von Source-Implantatmaterial durch den Abstandshalter-Seitenwandbereich (330B; 330C) im Wesentlichen verhindert, um dadurch a) die aufwärts zeigenden Floating-Gate-Spitze (320) vor Aufnahme des Source-Implantatmaterials zu schützen und b) einen selbstausgerichteten Source-Implantatbereich (340) im Substrat (302) festzulegen. A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112019000773B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112019000773B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112019000773B43</originalsourceid><addsrcrecordid>eNqNirEKwjAYBrM4iPoOWRwDqRWKY9J-bQMhlT_J0sFSJE6ihfr-aEF3p4O7W7NLbTsVjGtEowKE0j4oV_lW2QDifSTuAyIouobDuI_zXaQSQoNgytZrY6slGvfr58WDeliLLVvdxvucdl9u2L5GKFuRpueQ5mm8pkd6DRWy7CCzk5SyKHJ9zP_93vF7NNs</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE</title><source>esp@cenet</source><creator>Hymas, Mel ; Walls, James ; Kabeer, Sajid</creator><creatorcontrib>Hymas, Mel ; Walls, James ; Kabeer, Sajid</creatorcontrib><description>Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floating-Gates (304) geformt wird, wobei sich der Oxidbereich (306) bis an die Floating-Gate-Spitze (320) erstreckt;Ausbilden einer nicht konformen Abstandshalterschicht (328), die einen Abstandshalter-Seitenwandbereich (330B; 330C) aufweist, der seitlich an eine Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt;Durchführen einer Source-Implantation in das Substrat, wobei der Abstandshalter-Seitenwandbereich (330B; 330C), welcher seitlich an die Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt, das Eindringen von Source-Implantatmaterial durch den Abstandshalter-Seitenwandbereich (330B; 330C) im Wesentlichen verhindert, um dadurch a) die aufwärts zeigenden Floating-Gate-Spitze (320) vor Aufnahme des Source-Implantatmaterials zu schützen und b) einen selbstausgerichteten Source-Implantatbereich (340) im Substrat (302) festzulegen. A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240613&amp;DB=EPODOC&amp;CC=DE&amp;NR=112019000773B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20240613&amp;DB=EPODOC&amp;CC=DE&amp;NR=112019000773B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Hymas, Mel</creatorcontrib><creatorcontrib>Walls, James</creatorcontrib><creatorcontrib>Kabeer, Sajid</creatorcontrib><title>FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE</title><description>Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floating-Gates (304) geformt wird, wobei sich der Oxidbereich (306) bis an die Floating-Gate-Spitze (320) erstreckt;Ausbilden einer nicht konformen Abstandshalterschicht (328), die einen Abstandshalter-Seitenwandbereich (330B; 330C) aufweist, der seitlich an eine Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt;Durchführen einer Source-Implantation in das Substrat, wobei der Abstandshalter-Seitenwandbereich (330B; 330C), welcher seitlich an die Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt, das Eindringen von Source-Implantatmaterial durch den Abstandshalter-Seitenwandbereich (330B; 330C) im Wesentlichen verhindert, um dadurch a) die aufwärts zeigenden Floating-Gate-Spitze (320) vor Aufnahme des Source-Implantatmaterials zu schützen und b) einen selbstausgerichteten Source-Implantatbereich (340) im Substrat (302) festzulegen. A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNqNirEKwjAYBrM4iPoOWRwDqRWKY9J-bQMhlT_J0sFSJE6ihfr-aEF3p4O7W7NLbTsVjGtEowKE0j4oV_lW2QDifSTuAyIouobDuI_zXaQSQoNgytZrY6slGvfr58WDeliLLVvdxvucdl9u2L5GKFuRpueQ5mm8pkd6DRWy7CCzk5SyKHJ9zP_93vF7NNs</recordid><startdate>20240613</startdate><enddate>20240613</enddate><creator>Hymas, Mel</creator><creator>Walls, James</creator><creator>Kabeer, Sajid</creator><scope>EVB</scope></search><sort><creationdate>20240613</creationdate><title>FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE</title><author>Hymas, Mel ; Walls, James ; Kabeer, Sajid</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112019000773B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2024</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Hymas, Mel</creatorcontrib><creatorcontrib>Walls, James</creatorcontrib><creatorcontrib>Kabeer, Sajid</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Hymas, Mel</au><au>Walls, James</au><au>Kabeer, Sajid</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE</title><date>2024-06-13</date><risdate>2024</risdate><abstract>Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floating-Gates (304) geformt wird, wobei sich der Oxidbereich (306) bis an die Floating-Gate-Spitze (320) erstreckt;Ausbilden einer nicht konformen Abstandshalterschicht (328), die einen Abstandshalter-Seitenwandbereich (330B; 330C) aufweist, der seitlich an eine Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt;Durchführen einer Source-Implantation in das Substrat, wobei der Abstandshalter-Seitenwandbereich (330B; 330C), welcher seitlich an die Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt, das Eindringen von Source-Implantatmaterial durch den Abstandshalter-Seitenwandbereich (330B; 330C) im Wesentlichen verhindert, um dadurch a) die aufwärts zeigenden Floating-Gate-Spitze (320) vor Aufnahme des Source-Implantatmaterials zu schützen und b) einen selbstausgerichteten Source-Implantatbereich (340) im Substrat (302) festzulegen. A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE112019000773B4
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-25T07%3A30%3A48IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Hymas,%20Mel&rft.date=2024-06-13&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112019000773B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true