FLOATING-GATE-ABSTANDSHALTER ZUR STEUERUNG EINER SOURCE-BEREICHSBILDUNG IN EINER SPEICHERZELLE

Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floatin...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Hymas, Mel, Walls, James, Kabeer, Sajid
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Verfahren zum Ausbilden einer Speicherzelle einer Halbleitervorrichtung, wobei das Verfahren aufweist:Ausbilden eines Floating-Gates (304) über einem Substrat (302);Ausbilden eines Oxidbereichs (306) über dem Floating-Gate (304), wodurch eine aufwärts zeigenden Floating-Gate-Spitze (320) des Floating-Gates (304) geformt wird, wobei sich der Oxidbereich (306) bis an die Floating-Gate-Spitze (320) erstreckt;Ausbilden einer nicht konformen Abstandshalterschicht (328), die einen Abstandshalter-Seitenwandbereich (330B; 330C) aufweist, der seitlich an eine Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt;Durchführen einer Source-Implantation in das Substrat, wobei der Abstandshalter-Seitenwandbereich (330B; 330C), welcher seitlich an die Seitenwand des Floating-Gates (304) angrenzt und sich über die aufwärts zeigenden Floating-Gate-Spitze (320) erstreckt, das Eindringen von Source-Implantatmaterial durch den Abstandshalter-Seitenwandbereich (330B; 330C) im Wesentlichen verhindert, um dadurch a) die aufwärts zeigenden Floating-Gate-Spitze (320) vor Aufnahme des Source-Implantatmaterials zu schützen und b) einen selbstausgerichteten Source-Implantatbereich (340) im Substrat (302) festzulegen. A method is provided for forming an integrated circuit memory cell, e.g., flash memory cell. A pair of spaced-apart floating gate structures may be formed over a substrate. A non-conformal spacer layer may be formed over the structure, and may include spacer sidewall regions laterally adjacent the floating gate sidewalls. A source implant may be performed, e.g., via HVII, to define a source implant region in the substrate. The spacer sidewall region substantially prevents penetration of source implant material, such that the source implant region is self-aligned by the spacer sidewall region. The source implant material diffuses laterally to extend partially under the floating gate. Using the non-conformal spacer layer, including the spacer sidewall regions, may (a) protect the upper corner, or "tip" of the floating gate from rounding and (b) provide lateral control of the source junction edge location under each floating gate.