Flash-Speicheranordnung und Verfahren zu deren Herstellung

Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschi...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Hymas, Mel, Daryanani, Sonu, Chen, Bomy
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Hymas, Mel
Daryanani, Sonu
Chen, Bomy
description Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen. A method for manufacturing a flash memory device on a substrate may include: preparing the substrate with shallow trench isolation to define active sections; depositing a floating gate oxide layer on the prepared substrate; depositing a floating gate polysilicon layer on the floating gate oxide layer; polishing the floating gate polysilicon layer to isolate a plurality of floating gates above the active sections of the substrate; depositing a silicon nitride layer on top of the plurality of floating gates; patterning and etching the silicon nitride layer to create silicon nitride features; depositing a set of oxide spacers along sides of the silicon nitride features; implanting a source junction into the substrate beneath the individual floating gates; removing the floating gate polysilicon layer except where beneath individual oxide spacers, then removing the set of oxide spacers; depositin
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112018000825B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112018000825B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112018000825B43</originalsourceid><addsrcrecordid>eNrjZLByy0ksztANLkjNTM5ILUrMyy9KySvNS1cozUtRCEstSkvMKErNU6gqVUhJBTE8UouKS1JzcoBKeBhY0xJzilN5oTQ3g6qba4izh25qQX58anFBYnJqXmpJvIuroaGRgaGFgYGBhZGpk4kxseoABWYwxw</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Flash-Speicheranordnung und Verfahren zu deren Herstellung</title><source>esp@cenet</source><creator>Hymas, Mel ; Daryanani, Sonu ; Chen, Bomy</creator><creatorcontrib>Hymas, Mel ; Daryanani, Sonu ; Chen, Bomy</creatorcontrib><description>Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen. A method for manufacturing a flash memory device on a substrate may include: preparing the substrate with shallow trench isolation to define active sections; depositing a floating gate oxide layer on the prepared substrate; depositing a floating gate polysilicon layer on the floating gate oxide layer; polishing the floating gate polysilicon layer to isolate a plurality of floating gates above the active sections of the substrate; depositing a silicon nitride layer on top of the plurality of floating gates; patterning and etching the silicon nitride layer to create silicon nitride features; depositing a set of oxide spacers along sides of the silicon nitride features; implanting a source junction into the substrate beneath the individual floating gates; removing the floating gate polysilicon layer except where beneath individual oxide spacers, then removing the set of oxide spacers; depositing an inter-poly layer on top of the remaining floating gates; depositing a second polysilicon layer on top of the inter-poly layer; and patterning and etching the second polysilicon layer to separate the second polysilicon layer into word line devices and erase gates.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2023</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230119&amp;DB=EPODOC&amp;CC=DE&amp;NR=112018000825B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25543,76293</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20230119&amp;DB=EPODOC&amp;CC=DE&amp;NR=112018000825B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Hymas, Mel</creatorcontrib><creatorcontrib>Daryanani, Sonu</creatorcontrib><creatorcontrib>Chen, Bomy</creatorcontrib><title>Flash-Speicheranordnung und Verfahren zu deren Herstellung</title><description>Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen. A method for manufacturing a flash memory device on a substrate may include: preparing the substrate with shallow trench isolation to define active sections; depositing a floating gate oxide layer on the prepared substrate; depositing a floating gate polysilicon layer on the floating gate oxide layer; polishing the floating gate polysilicon layer to isolate a plurality of floating gates above the active sections of the substrate; depositing a silicon nitride layer on top of the plurality of floating gates; patterning and etching the silicon nitride layer to create silicon nitride features; depositing a set of oxide spacers along sides of the silicon nitride features; implanting a source junction into the substrate beneath the individual floating gates; removing the floating gate polysilicon layer except where beneath individual oxide spacers, then removing the set of oxide spacers; depositing an inter-poly layer on top of the remaining floating gates; depositing a second polysilicon layer on top of the inter-poly layer; and patterning and etching the second polysilicon layer to separate the second polysilicon layer into word line devices and erase gates.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2023</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLByy0ksztANLkjNTM5ILUrMyy9KySvNS1cozUtRCEstSkvMKErNU6gqVUhJBTE8UouKS1JzcoBKeBhY0xJzilN5oTQ3g6qba4izh25qQX58anFBYnJqXmpJvIuroaGRgaGFgYGBhZGpk4kxseoABWYwxw</recordid><startdate>20230119</startdate><enddate>20230119</enddate><creator>Hymas, Mel</creator><creator>Daryanani, Sonu</creator><creator>Chen, Bomy</creator><scope>EVB</scope></search><sort><creationdate>20230119</creationdate><title>Flash-Speicheranordnung und Verfahren zu deren Herstellung</title><author>Hymas, Mel ; Daryanani, Sonu ; Chen, Bomy</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112018000825B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2023</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Hymas, Mel</creatorcontrib><creatorcontrib>Daryanani, Sonu</creatorcontrib><creatorcontrib>Chen, Bomy</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Hymas, Mel</au><au>Daryanani, Sonu</au><au>Chen, Bomy</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Flash-Speicheranordnung und Verfahren zu deren Herstellung</title><date>2023-01-19</date><risdate>2023</risdate><abstract>Verfahren zum Herstellen einer Flash-Speicheranordnung auf einem Substrat, wobei das Verfahren die folgenden Schritte aufweist:Anfertigen des Substrats (100) mit flacher Grabenisolation (120), um aktive Abschnitte (110) zu definieren und voneinander zu trennen;Abscheiden einer Floating-Gate-Oxidschicht (140) auf dem angefertigten Substrat (100);Abscheiden einer Floating-Gate-Polysiliziumschicht (130) auf der Floating-Gate-Oxidschicht (140);Polieren der Floating-Gate-Polysiliziumschicht (130), um eine Vielzahl von schmalen Floating-Gates (130) oberhalb der aktiven Abschnitte (110) des Substrats (100) zu isolieren;Abscheiden einer Siliziumnitridschicht (150) auf der Vielzahl von Floating-Gates (130);Strukturieren und Ätzen der Siliziumnitridschicht (150), um Siliziumnitridelemente zu erzeugen;Abscheiden einer Reihe von Oxidabstandshaltern (170) entlang der Seiten der Siliziumnitridelemente;Einsetzen eines Source-Übergangs (180) in das Substrat (100) unterhalb der einzelnen Floating-Gates (130);Entfernen der Floating-Gate-Polysiliziumschicht (130), außer unter einzelnen Oxidabstandshaltern (170), wobei die verbleibenden Floating-Gates (130) eine Breite von etwa 120 nm aufweisen, dann Entfernen der Reihe von Oxidabstandshaltern (170);Abscheiden einer Zwischenpolyschicht (190) auf den verbleibenden Floating-Gates (130); Abscheiden einer zweiten Polysiliziumschicht (200) auf der Zwischenpolyschicht (190); undStrukturieren und Ätzen der zweiten Polysiliziumschicht (200), um die zweite Polysiliziumschicht (200) in Wortleitungsanordnungen (250) und Lösch-Gates (260) zu trennen. A method for manufacturing a flash memory device on a substrate may include: preparing the substrate with shallow trench isolation to define active sections; depositing a floating gate oxide layer on the prepared substrate; depositing a floating gate polysilicon layer on the floating gate oxide layer; polishing the floating gate polysilicon layer to isolate a plurality of floating gates above the active sections of the substrate; depositing a silicon nitride layer on top of the plurality of floating gates; patterning and etching the silicon nitride layer to create silicon nitride features; depositing a set of oxide spacers along sides of the silicon nitride features; implanting a source junction into the substrate beneath the individual floating gates; removing the floating gate polysilicon layer except where beneath individual oxide spacers, then removing the set of oxide spacers; depositing an inter-poly layer on top of the remaining floating gates; depositing a second polysilicon layer on top of the inter-poly layer; and patterning and etching the second polysilicon layer to separate the second polysilicon layer into word line devices and erase gates.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE112018000825B4
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Flash-Speicheranordnung und Verfahren zu deren Herstellung
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-26T06%3A44%3A26IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Hymas,%20Mel&rft.date=2023-01-19&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112018000825B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true