Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung

Halbleitereinrichtung (10, 10a, 10b, 202), aufweisend:- eine Basisplatte (16);- einen Leiterrahmen (30), der eine erste Oberfläche (31) und eine zweite Oberfläche (32) aufweist, die eine der ersten Oberfläche (31) entgegengesetzte Oberfläche ist, wobei die zweite Oberfläche (32) an eine obere Oberfl...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: Ichikawa, Keitaro
Format: Patent
Sprache:ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator Ichikawa, Keitaro
description Halbleitereinrichtung (10, 10a, 10b, 202), aufweisend:- eine Basisplatte (16);- einen Leiterrahmen (30), der eine erste Oberfläche (31) und eine zweite Oberfläche (32) aufweist, die eine der ersten Oberfläche (31) entgegengesetzte Oberfläche ist, wobei die zweite Oberfläche (32) an eine obere Oberfläche der Basisplatte (16) gebondet ist;- eine Halbleitervorrichtung (20, 22, 24), die auf der ersten Oberfläche (31) des Leiterrahmens (30) ausgebildet ist; und- ein Formharz (28), das die obere Oberfläche der Basisplatte (16), den Leiterrahmen (30) und die Halbleitervorrichtung (20, 22, 24) bedeckt, wobei:- das Formharz (28) mit einem Anschluss-Einsetzloch (36) ausgebildet ist, das sich von einer Oberfläche des Formharzes (28) zum Leiterrahmen (30) erstreckt und in das ein Einpressanschluss (40, 40a, 40b) eingesetzt ist, und- der Leiterrahmen (30) mit einem Öffnungsteilbereich (38) ausgebildet ist, der mit dem Anschluss-Einsetzloch (36) in Verbindung steht und in den der Einpressanschluss (40, 40a, 40b) eingepresst ist. A semiconductor apparatus according to the invention of the present application includes a base plate, a lead frame having a first surface and a second surface being a surface opposite to the first surface, the second surface being bonded to an upper surface of the base plate, a semiconductor device provided on the first surface of the lead frame, and a mold resin covering the upper surface of the base plate, the lead frame, and the semiconductor device, wherein the mold resin is provided with a terminal insertion hole that extends from the surface of the mold resin to the lead frame and in which a press-fit terminal is inserted, and the lead frame is provided with an opening portion which intercommunicates with the terminal insertion hole and into which the press-fit terminal is press-fitted.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_DE112017007673B4</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>DE112017007673B4</sourcerecordid><originalsourceid>FETCH-epo_espacenet_DE112017007673B43</originalsourceid><addsrcrecordid>eNrjZMj3SMxJyknNLEktSs3MK8pMzigpzUvXUfBJzSwGsYpLc8sT81JyQMyy_CKYAoXSvBSFsNSitMSMotQ8harSXAWP1KLiktScHCAXaFJqkQJWk3kYWNMSc4pTeaE0N4Oqm2uIs4duakF-fGpxQWJyal5qSbyLq6GhkYGhuYGBuZm5sZOJMbHqAHrBRr0</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung</title><source>esp@cenet</source><creator>Ichikawa, Keitaro</creator><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><description>Halbleitereinrichtung (10, 10a, 10b, 202), aufweisend:- eine Basisplatte (16);- einen Leiterrahmen (30), der eine erste Oberfläche (31) und eine zweite Oberfläche (32) aufweist, die eine der ersten Oberfläche (31) entgegengesetzte Oberfläche ist, wobei die zweite Oberfläche (32) an eine obere Oberfläche der Basisplatte (16) gebondet ist;- eine Halbleitervorrichtung (20, 22, 24), die auf der ersten Oberfläche (31) des Leiterrahmens (30) ausgebildet ist; und- ein Formharz (28), das die obere Oberfläche der Basisplatte (16), den Leiterrahmen (30) und die Halbleitervorrichtung (20, 22, 24) bedeckt, wobei:- das Formharz (28) mit einem Anschluss-Einsetzloch (36) ausgebildet ist, das sich von einer Oberfläche des Formharzes (28) zum Leiterrahmen (30) erstreckt und in das ein Einpressanschluss (40, 40a, 40b) eingesetzt ist, und- der Leiterrahmen (30) mit einem Öffnungsteilbereich (38) ausgebildet ist, der mit dem Anschluss-Einsetzloch (36) in Verbindung steht und in den der Einpressanschluss (40, 40a, 40b) eingepresst ist. A semiconductor apparatus according to the invention of the present application includes a base plate, a lead frame having a first surface and a second surface being a surface opposite to the first surface, the second surface being bonded to an upper surface of the base plate, a semiconductor device provided on the first surface of the lead frame, and a mold resin covering the upper surface of the base plate, the lead frame, and the semiconductor device, wherein the mold resin is provided with a terminal insertion hole that extends from the surface of the mold resin to the lead frame and in which a press-fit terminal is inserted, and the lead frame is provided with an opening portion which intercommunicates with the terminal insertion hole and into which the press-fit terminal is press-fitted.</description><language>ger</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2022</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220818&amp;DB=EPODOC&amp;CC=DE&amp;NR=112017007673B4$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20220818&amp;DB=EPODOC&amp;CC=DE&amp;NR=112017007673B4$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><title>Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung</title><description>Halbleitereinrichtung (10, 10a, 10b, 202), aufweisend:- eine Basisplatte (16);- einen Leiterrahmen (30), der eine erste Oberfläche (31) und eine zweite Oberfläche (32) aufweist, die eine der ersten Oberfläche (31) entgegengesetzte Oberfläche ist, wobei die zweite Oberfläche (32) an eine obere Oberfläche der Basisplatte (16) gebondet ist;- eine Halbleitervorrichtung (20, 22, 24), die auf der ersten Oberfläche (31) des Leiterrahmens (30) ausgebildet ist; und- ein Formharz (28), das die obere Oberfläche der Basisplatte (16), den Leiterrahmen (30) und die Halbleitervorrichtung (20, 22, 24) bedeckt, wobei:- das Formharz (28) mit einem Anschluss-Einsetzloch (36) ausgebildet ist, das sich von einer Oberfläche des Formharzes (28) zum Leiterrahmen (30) erstreckt und in das ein Einpressanschluss (40, 40a, 40b) eingesetzt ist, und- der Leiterrahmen (30) mit einem Öffnungsteilbereich (38) ausgebildet ist, der mit dem Anschluss-Einsetzloch (36) in Verbindung steht und in den der Einpressanschluss (40, 40a, 40b) eingepresst ist. A semiconductor apparatus according to the invention of the present application includes a base plate, a lead frame having a first surface and a second surface being a surface opposite to the first surface, the second surface being bonded to an upper surface of the base plate, a semiconductor device provided on the first surface of the lead frame, and a mold resin covering the upper surface of the base plate, the lead frame, and the semiconductor device, wherein the mold resin is provided with a terminal insertion hole that extends from the surface of the mold resin to the lead frame and in which a press-fit terminal is inserted, and the lead frame is provided with an opening portion which intercommunicates with the terminal insertion hole and into which the press-fit terminal is press-fitted.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2022</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZMj3SMxJyknNLEktSs3MK8pMzigpzUvXUfBJzSwGsYpLc8sT81JyQMyy_CKYAoXSvBSFsNSitMSMotQ8harSXAWP1KLiktScHCAXaFJqkQJWk3kYWNMSc4pTeaE0N4Oqm2uIs4duakF-fGpxQWJyal5qSbyLq6GhkYGhuYGBuZm5sZOJMbHqAHrBRr0</recordid><startdate>20220818</startdate><enddate>20220818</enddate><creator>Ichikawa, Keitaro</creator><scope>EVB</scope></search><sort><creationdate>20220818</creationdate><title>Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung</title><author>Ichikawa, Keitaro</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_DE112017007673B43</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>ger</language><creationdate>2022</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>Ichikawa, Keitaro</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>Ichikawa, Keitaro</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung</title><date>2022-08-18</date><risdate>2022</risdate><abstract>Halbleitereinrichtung (10, 10a, 10b, 202), aufweisend:- eine Basisplatte (16);- einen Leiterrahmen (30), der eine erste Oberfläche (31) und eine zweite Oberfläche (32) aufweist, die eine der ersten Oberfläche (31) entgegengesetzte Oberfläche ist, wobei die zweite Oberfläche (32) an eine obere Oberfläche der Basisplatte (16) gebondet ist;- eine Halbleitervorrichtung (20, 22, 24), die auf der ersten Oberfläche (31) des Leiterrahmens (30) ausgebildet ist; und- ein Formharz (28), das die obere Oberfläche der Basisplatte (16), den Leiterrahmen (30) und die Halbleitervorrichtung (20, 22, 24) bedeckt, wobei:- das Formharz (28) mit einem Anschluss-Einsetzloch (36) ausgebildet ist, das sich von einer Oberfläche des Formharzes (28) zum Leiterrahmen (30) erstreckt und in das ein Einpressanschluss (40, 40a, 40b) eingesetzt ist, und- der Leiterrahmen (30) mit einem Öffnungsteilbereich (38) ausgebildet ist, der mit dem Anschluss-Einsetzloch (36) in Verbindung steht und in den der Einpressanschluss (40, 40a, 40b) eingepresst ist. A semiconductor apparatus according to the invention of the present application includes a base plate, a lead frame having a first surface and a second surface being a surface opposite to the first surface, the second surface being bonded to an upper surface of the base plate, a semiconductor device provided on the first surface of the lead frame, and a mold resin covering the upper surface of the base plate, the lead frame, and the semiconductor device, wherein the mold resin is provided with a terminal insertion hole that extends from the surface of the mold resin to the lead frame and in which a press-fit terminal is inserted, and the lead frame is provided with an opening portion which intercommunicates with the terminal insertion hole and into which the press-fit terminal is press-fitted.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language ger
recordid cdi_epo_espacenet_DE112017007673B4
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-11T01%3A53%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=Ichikawa,%20Keitaro&rft.date=2022-08-18&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EDE112017007673B4%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true