UNTERDRÜCKUNG VON PROGRAMMIERSTÖRUNGEN MIT BITLEITUNGS- UND SELEKTIONS-GATE-SPANNUNGSREGELUNG

Es werden hierin Techniken für die Unterdrückung von Programmierstörungen in Speichervorrichtungen beschrieben. In einem Ausführungsbeispiel beinhaltet eine Speichervorrichtung eine Flashspeicher-Anordnung, die mit einer Steuerschaltung gekoppelt ist. Die Flashspeicher-Anordnung beinhaltet Zeilen und Spalten von Speicherzellen, wobei die Speicherzellen in jeder Zeile mit einer Source-Leitung und mit einer Selektions-Gate(SG)-Leitung gekoppelt sind und die Speicherzellen in jeder Spalte mit einer jeweiligen Bitleitung (BL) gekoppelt sind. Die Steuerschaltung ist konfiguriert, um sowohl eine erste Spannung einer ausgewählten SG-Leitung als auch eine zweite Spannung einer nicht ausgewählten BL unabhängig von einer Versorgungsspannung der Flashspeicher-Anordnung zu regeln und um mindestens eine von der ersten Spannung und der zweiten Spannung basierend auf einem Maß einer Betriebstemperatur der Flashspeicher-Anordnung einzustellen. Techniques for suppression of program disturb in flash memory devices are described herein. In an example embodiment, a method for suppression of program disturb in a flash memory array is provided. The flash memory array comprises rows and columns of memory cells, where the memory cells in each row are coupled to a source line and to a select-gate (SG) line, and the memory cells in each column are coupled to a respective bit line (BL). During a program memory operation, a first voltage, of a selected SG line, and a second voltage, of an unselected BL, are regulated independently of a power supply voltage of the flash memory array, where the first voltage is regulated in a first range of 0.9V to 1.1V and the second voltage is regulated in a second range of 0.4V to 1.2V.