Dünnschichttransistor, Dünnschichttransistor-Substrat, Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines Dünnschichttransistors
Es wird ein TFT angegeben, in dem ein Kanalbereich aus einem Oxidhalbleiter gebildet wird. Eine Schwellwertverschiebung aufgrund von durch Licht erregten Löchern in der Nähe einer Source-Elektrode (151) und einer Drain-Elektrode (152) wird verhindert, so dass die Zuverlässigkeit erhöht wird. Eine un...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Es wird ein TFT angegeben, in dem ein Kanalbereich aus einem Oxidhalbleiter gebildet wird. Eine Schwellwertverschiebung aufgrund von durch Licht erregten Löchern in der Nähe einer Source-Elektrode (151) und einer Drain-Elektrode (152) wird verhindert, so dass die Zuverlässigkeit erhöht wird. Eine untere Halbleiterschicht (140) ist bereichsweise zwischen einer Oxidhalbleiterschicht (130) und einer Gate-Isolierschicht (120) vorgesehen. Die untere Halbleiterschicht (140) ist in mindestens einem Überlappungsbereich vorhanden von einem Source-Überlappungsbereich (171), wo die Oxidhalbleiterschicht (130) die Source-Elektrode (151) überlappt, und einem Drain-Überlappungsbereich (172), wo die Oxidhalbleiterschicht (130) die Drain-Elektrode (152) überlappt. Dagegen ist zwischen dem Source-Überlappungsbereich (171) und dem Drain-Überlappungsbereich (172) ein Bereich vorgesehen, in dem die untere Halbleiterschicht (140) fehlt.
A TFT in which a channel region is formed of an oxide semiconductor is provided. Threshold voltage shift due to holes photoexcited in the vicinity of a source electrode and a drain electrode is prevented so that reliability is enhanced. A lower semiconductor layer is partially provided between an oxide semiconductor layer and a gate insulating film. The lower semiconductor layer is present in at least one of a source overlapping region where the oxide semiconductor layer overlaps a source electrode and a drain overlapping region where the oxide semiconductor layer overlaps a drain electrode. In contrast, a region where the lower semiconductor layer is absent is provided between the source overlapping region and the drain overlapping region. |
---|