Vorrichtung und Verfahren für einen On-Chip-Zuverlässigkeitscontroller

Eine Vorrichtung und ein Verfahren für einen On-Chip-Zuverlässigkeitscontroller werden beschrieben. Zum Beispiel umfasst eine Ausführungsform eines Prozessors: einen Satz von einem oder mehreren Kernen zum Ausführen von Befehlen und Verarbeiten von Daten; einen Zuverlässigkeitscontroller zum Durchführen einer oder mehrerer Selbsttest-/Diagnoseoperationen, wobei der Zuverlässigkeitscontroller zum Aggregieren von Zuverlässigkeitsdaten, die aus den Selbsttest-/Diagnoseoperationen resultieren, geeignet ist; einen Zuverlässigkeitsschätzer, der in den Zuverlässigkeitscontroller integriert ist, zum Verwenden der aggregierten Zuverlässigkeitsdaten zum Durchführen einer Wahrscheinlichkeitsanalyse zum Bestimmen von Zuverlässigkeitsschätzungen für eine oder mehrere Komponenten des Prozessors; und eine Steuereinheit, die in den Zuverlässigkeitscontroller integriert ist, zum Anpassen einer oder mehrerer Variablen und/oder Schaltungen in Bezug auf den Betrieb des Prozessors als Reaktion auf die Zuverlässigkeitsschätzungen. An apparatus and method are described for an on-chip reliability controller. For example, one embodiment of a processor comprises: a set of one or more cores to execute instructions and process data; a reliability controller to perform one or more self-test/diagnostic operations, the reliability controller to aggregate reliability data resulting from the self-test/diagnostic operations; a reliability estimator integral to the reliability controller to use the aggregated reliability data to perform a probability analysis to determine reliability estimates for one or more components of the processor; and a control unit integral to the reliability controller to adjust one or more variables and/or circuitry related to operation of the processor responsive to the reliability estimates.