Einheitliche Speichersysteme und -verfahren
Die Erfindung erleichtert eine effiziente und effektive Nutzung einheitlicher virtueller Adressen durch mehrere Komponenten. Bei einer Ausführungsform verwendet der dargestellte neue Ansatz oder die dargestellte neue Lösung eine Zuweisung des Betriebssystems (OS) auf der Zentraleinheit (CPU), kombin...
Gespeichert in:
Hauptverfasser: | , , , , , , , , , , , , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | ger |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Die Erfindung erleichtert eine effiziente und effektive Nutzung einheitlicher virtueller Adressen durch mehrere Komponenten. Bei einer Ausführungsform verwendet der dargestellte neue Ansatz oder die dargestellte neue Lösung eine Zuweisung des Betriebssystems (OS) auf der Zentraleinheit (CPU), kombiniert mit Treiberzuordnungen einer Grafikverarbeitungseinheit (GPU), um eine einheitliche virtuelle Adresse (VA) sowohl über eine GPU als auch über eine CPU bereitzustellen. Der neue Ansatz trägt dazu bei, dass ein VA-Zeiger der GPU nicht mit einem Zeiger der CPU, der durch die CPU-Zuweisung des OS bereitgestellt wird, kollidiert (z.B. wie ein von einer "malloc" C-Laufzeit-API zurückgesandter Zeiger, usw.).
The present invention facilitates efficient and effective utilization of unified virtual addresses across multiple components. In one exemplary implementation, an address allocation process comprises: establishing space for managed pointers across a plurality of memories, including allocating one of the managed pointers with a first portion of memory associated with a first one of a plurality of processors; and performing a process of automatically managing accesses to the managed pointers across the plurality of processors and corresponding memories. The automated management can include ensuring consistent information associated with the managed pointers is copied from the first portion of memory to a second portion of memory associated with a second one of the plurality of processors based upon initiation of an accesses to the managed pointers from the second one of the plurality of processors. |
---|